En omfattende portefølje af hukommelses-VIP-løsninger til I3C og I2C, der bruges af system-on-chip (SoC) og IP-designere til at sikre omfattende verifikation og overholdelse af protokol og timing. Avery Verification IP for Control/Serial Buses implementerer et komplet sæt modeller, protokolcheckere og compliance testsuite i 100% native SystemVerilog og UVM.
Leverancer
- I3C/I2C/SMBus master- og slave-BFM'er
- Compliance testsuite
- Brugervejledning