PowerPro Guided Power Optimization

I den tidlige fase af RTL, når funktionelle vektorer er tilgængelige, hjælper PowerPros mikroarkitektoniske og kombinationsredundanser brugerne med at identificere, kvantificere og rette strømfejl. PowerPros funktionelle analysemotor finder overflødige skift i designet, der kan føre til spild af strøm, og foreslår rettelser til at fjerne kilden til sådanne redundante skift eller omstrukturere logikken for at undgå spildte skift.

PowerPros tidlige designkontroller er uafhængige kontroller baseret på statisk analyse af RTL, der kan udføres meget tidligt i designcyklussen. Ved at udføre power fnug på RTL kan lavthængende problemer opdages og løses på forhånd. Tidlige designkontroller inkluderer dækningskontrol, der bestemmer, hvor meget af designregistrene, hukommelserne, makroerne, dataoperatørerne osv. der er lukket. Integreret Clock Gating eller ICG-kontrol giver RTL-designer mulighed for at vurdere, om de eksisterende ICG-celler i designet er overflødige fra et strukturelt eller funktionelt synspunkt. Derudover hjælper forbindelseskontrol brugerne med at fjerne uønsket logik, der kan være flydende eller ubrugt.

Tidlige designkontroller kører ekstremt hurtigt og kan bruges til at udvikle retningslinjer for kodning med lav effekt til designteams. De kan let udvides til regressioner og kan være nyttige til at afdække potentiel negativ indvirkning, som RTL-ændringer kan have på strømmen på forhånd.

PowerPros sekventielle optimering er baseret på Siemens EDAs patenterede dybe sekventielle analysemotor, der udfører flercyklusanalyse for registre og minder for at finde de mest optimale aktiveringsbetingelser for urgating og hukommelsesgating. Dyb sekventiel analyse er en kombination af en observerbarhedsanalysemotor og en stabilitetsanalysemotor. Observabilitetsanalysemotoren udfører dyb sekventiel analyse på logik, hvis output ikke kan observeres. Stabilitetsbaseret analyse udfører imidlertid dyb sekventiel analyse på logik, hvis output er stabilt. Dyb sekventiel analyse gennemgår flere cyklusser for at finde aktiveringstilstand, der kan anvendes til at gate flere registre og lukke datapath-logikken drevet af disse registre, hvilket giver betydelige gevinster.

PowerPros sekventielle optimeringsteknikker inkluderer urgating og hukommelsesgating. Komplet information for hver aktiveringstilstand leveres inklusive hukommelsen eller kæden af registre, den vil portere sammen med dens kildereference, det nøjagtige aktiveringsudtryk, der skal implementeres af RTL-designer, dets indflydelse med hensyn til forbedring af klokkeffektiviteten, effektreduktion, arealstraf og detaljer om signalerne, der deltager i aktiveringstilstanden som deres logiske dybde, hierarkisk dybde, antal signaler osv.