SoC-designstørrelser i dag kan let overstige en milliard porte. Fuld chipeffektanalyse er ikke mulig med eksisterende løsninger, der er afhængige af traditionelle metoder til effektanalyse. PowerPro muliggør effektanalyse for ultra store SoC'er gennem sit unikke designpartitioneringsflow, der opdeler SoC i flere mindre blokke enten automatisk eller gennem brugerhjælp og derefter beregner strøm uafhængigt for hver partition, mens du administrerer al opsætning og input for at levere kombinerede strømrapporter på chip-niveau.
Automatisk designpartitioneringI automatisk designpartitioneringsflow udfører PowerPro en hurtig læsning af designet og foreslår derefter en partitionsstrategi for at optimere ressourcekrav og tid-til-strøm. PowerPros ressourceadministrator tager sig automatisk af styring af partitioner, begrænsninger, designkompilering, udvekslingsaktivitetsudbredelse og strømberegning uden behov for brugerindgriben og leverer strømrapporter til fuld chip.
Assisteret designpartitioneringI assisteret designpartitioneringsflow definerer brugeren partitionerne baseret på deres bottom-up-implementering. PowerPro tager brugerinput og tager sig derefter automatisk af styring af partitioner, begrænsninger, designkompilering, switchaktivitetsudbredelse og strømberegning uden behov for yderligere brugerindgriben og leverer strømrapporter til fuld chip.
