Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?

FPGA Design

Er dit FPGA-designflow klar til den nye klasse af designs rettet mod de nyeste komplekse FPGA'er? Kæmper du med punktværktøjer, der ikke fungerer sammen? Er du i stand til at opfylde dine QoR-mål i det ønskede budget? Kan dine PCB- og FPGA-teams samarbejde for at opnå de overordnede systembegrænsninger?

Siemens EDAs komplette FPGA designflow

Siemens EDAs FPGA-designløsninger leverer en integreret FPGA-designindgang, syntese, verifikation, ækvivalenskontrol og PCB-designplatform, der fremskynder FPGA-design fra oprettelse til bord, hvilket opfylder design-QoR-mål og systembegrænsningskrav.

Et rutediagram, der illustrerer Siemens FPGA-designflowprocessen.
Tendenser & Teknologi

Ny klasse af FPGA-design og metoder

FPGA'er bruges i stigende grad i hurtigt udviklende markedssegmenter (såsom 5G, ML og AI) og sikkerhedskritiske/design med høj pålidelighed. Denne klasse af design kræver brug af nyere metoder såsom HLS eller SEE-afbødning. Derudover udgør det udfordringer at debugge og verificere disse store designs.

Sikker og pålidelig FPGA-design

Til sikkerhedskritiske konstruktioner leverer Precision Hi-Rel fejlsikre mekanismer (detektering, maskering, afbødning) for at reducere sandsynligheden for, at der opstår og spredes bløde fejl på grund af stråling, vibrationer eller andre miljøforhold.

Fremskynde C++/SystemC Design på FPGA'er

Tæt integration og bedre aritmetisk operatørestimering mellem Catapult og Precision FPGA Synthesis-værktøj er afgørende for at opnå optimal QoR og hurtigere tid til designlukning for C++/SystemC-design.

Er simulering på gate-niveau for langsom?

Integration mellem FormalPro og Precision FPGA Synthesis-værktøjet sikrer størrelsesordener hurtigere verifikation af syntetiseret gate-niveau netliste mod gyldne RTL-designs med komplekse DSP og RAM'er.