Udfordringer i digital implementering
Håndtering af designkompleksitet, mål for ydeevne/effekt/område og time-to-market er afgørende udfordringer i moderne SoC-design. Designregelkompleksitet og mødetiming gør designlukning mere udfordrende end nogensinde og kræver et paradigmeskift i sted og rute.
Opnåelse af DRC-lukning
Omfattende brug af teknologi med flere mønstre, EUV-litografi og celler med blandet højde komplicerer placering og routing. Grundlæggende ændringer af sted-og-rute-teknologi er nødvendige for effektivt at opnå lukning af DRC.
Levering af konkurrencedygtige PPA
Markedet ønsker IC'er med det laveste strømforbrug og højeste ydeevne. Gennembrudsoptimeringsteknologier kan minimere strømmen og samtidig opnå timing- og områdemål og kontrollere udviklingsomkostningerne.
Reducerer tiden til lukning
Nøjagtig timing-estimering efter ruten er sværere end nogensinde med stigningen i ledning/via modstand. Undgå gentagelser, forbedre PPA, og reducer tiden til lukning ved at trække detaljeringsrutesynlighed tidligere i flowet.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Introduktion til Aprisa: En sted-og-rute-softwareløsning
Aprisa-sted-og-rute-platformen er en detailrute-centreret løsning på udfordringerne ved moderne digital IC-implementering.
