Effektivitet
all
Designet til at imødekomme udfordringerne ved DFT-validering
Håndter effektivt netlist- eller registeroverførselsniveau (RTL) ved full-chip System-on-Chip (SoC) til designstørrelser op til 40B-porte.
Design til test
Veloce DFT App
Uanset om du kører en traditionel strukturel test, hukommelsesindbygget selvtest (MBIST) eller mere avanceret design til test (DFT), formater som parametrisk, I/O-karakterisering og endda funktionstest, kan Veloce DFT App håndtere alle de forskellige DFT-testtilstande, der køres på produktionsSoC'er
Kontakt vores salgsteam 1-800-547-3000
Hvorfor Veloce DFT App?
Veloce Design-for-Test (DFT) App giver en skift-venstre-tilgang til design til testmønstervalidering. Veloce DFT App er et emulationsoptimeret DFT-mønstervalideringsflow, der er hurtigere end traditionel softwaresimulering. DFT-appen er kompatibel med alle de forskellige typer testmønstre, der kører på ATE (automatiseret testudstyr). Veloce DFT App er fuldt kompatibel med Veloce Fault App for nøjagtigt at måle fejldækning eller give en funktionel fejlklassificeringsmåling. Det bruges sammen med Veloce Power App, effektprofilering og estimering af mønsteret for at sikre et meget robust produktionsprogram.
- Valider alle mønstre for korrekthed inden forsendelse til produktion
- Standard testgrænsefladesprog (STIL)
- Understøtter alle mønstre, der kører på ATE tester
- DFT App er optimeret til emulering
- Udnytter Co-model streamingbåndbredde
- Forøg fejldækningen ved brug af Veloce Fault App
- Effektprofilering og estimering af mønstre ved brug af Veloce Power App
- Reducer sim-tiden
Acceleration
all
Opnå flere størrelsesordener acceleration
Veloce DFT overgår traditionel simulering med størrelsesordener. I nogle tilfælde så meget som 16K gange ydeevnen
Standarder
all
Understøttelse af de mest almindelige ATE filtyper
Veloce DFT App understøtter filformat i hele branchen (Standard Test Interface Language) (STIL)
Nøgleattributter
DFT-mønstervalidering
Antallet af testmønstre, der skal køres for fuldt ud at validere en SoC, koster tid og penge. Disse store mønstersæt skal være robuste og fungere under første silicium, så de ikke bringer produktionsleveringsplanen i fare. Med Veloce DFT App og emulationsbaseret acceleration op til 10.000 gange hurtigere end softwaresimulering kan der etableres en mere formel valideringsproces for at nå målrettede mål.
Funktionel fejlklassificering
Med Veloce DFT udføres en strukturel analyse af designet for at udrydde dækningshuller i produktionsprogrammet. Når dette sæt fejl er fundet, og der oprettes en stimuli, automatiserer Veloce DFT og Fault Apps fuldstændigt processen med at køre testen og injicere fejlene på en iterativ måde. Den resulterende fejldækning kan fusioneres med ATPG-dækningsdatabase for endelig testprogramdækning.
Effektestimering og analyse
Strukturelle DFT-testmetoder tilføjer ekstra ikke-funktionel testlogik til designet, hvor strømnet og layout af designet muligvis ikke optimeres til denne ekstra logik, hvilket fører til strøm-, temperatur- og hastighedshændelser ved test, der kan reducere udbyttet og påvirke projektindtægterne. Veloce DFT App sammen med Veloce Power App kan give et indblik i effekthændelser og estimater tidligt i design og planlægning.
