FormalPro bruger statiske formelle verifikationsteknikker til at bevise, at et design er funktionelt identisk med dets gyldne reference. Dette er størrelsesordener hurtigere end traditionel simulering på gate-niveau - design, der tager dage eller uger, kan verificeres i timer eller endda minutter ved hjælp af FormalPro.
Bevis hurtigt, at et design er funktionelt identisk - sammenlign RTL med gate netlist for syntese, gate til gate netlister for layoutspins. Brug ét værktøj og flow til alle dine designs.
Hurtig verifikation af flere millioner portdesign og dramatisk reduktion i verifikationstiden ved hjælp af statiske formelle verifikationsteknikker. Hurtigste vej til at korrigere design med et omfattende fejlfindingsværktøj, der identificerer placeringen/årsagen til fejl og den unikke „hvad hvis“ -evne til at undersøge designændringer inden for den eksisterende verifikationssession.
Deltag i diskussionen om nye emner, funktioner, indhold og tekniske eksperter.
Få adgang til detaljerede brugerapplikationsnoter, træningsressourcer og mere.
Hjælper dig med at opnå maksimal forretningsmæssig effekt ved at tackle komplekse teknologi- og virksomhedsudfordringer med en unik blanding af udviklings- og designopplevelse og metodeekspertise.
