C++/SystemC Synthesis
Et omfattende HLS-flow, der tager C ++ eller SystemC som designinput og optimalt målretter ASIC-, eFPGA- eller FPGA-implementeringer indstillet til frekvens- og målteknologi.
Med førende C ++ og SystemC support tilbyder Catapult avancerede HLS-værktøjer til FPGA, eFPGA og ASIC. Catapult vil fremskynde din succes med løsninger til enestående kvalitet af resultater gennem fysisk bevidsthed, optimering af estimering med lav effekt, designkontrol, lint, formel og kodedækning.
Catapult High-Level Synthesis-løsninger leverer C ++ og SystemC sprogunderstøttelse, FPGA- og ASIC-uafhængighed, ASIC-effektestimering og optimering plus det nyeste inden for fysisk bevidst multi-VT-område og ydeevneoptimering for at hæve dine designs.
Find ud af, hvordan Catapult High-Level Synthesis and Verification platform giver dig mulighed for at gøre mere og gøre det bedre. Lær om AI/ML, Deep Learning, Computer Vision, Kommunikation, Video og mere. Siemens værktøjer til syntese og verifikation på højt niveau (HLS & HLV) leverer den konkurrencefordel, du har brug for.
