Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?

Oversigt

Katapult Design Checker

Catapult bringer fnug og formel analyse for at validere dine C++/SystemC-design for korrekthed før syntese. Undgå designproblemer forbundet med ikke-initialiserede hukommelseslæsninger, adgang uden for bundet array, ufuldstændige switchsætninger og QoR-problemer, der kan opstå ved kodning til HLS.


Verifikation hos C++ reducerer omkostningerne med op til 80%

Kampagne til katapult design checker
NØGLEFUNKTIONER

Formel og statisk lint til C++/SystemC

Catapult Design Checker giver flere kontroltilstande, der fjerner behovet for simuleringsbaseret fejlfinding af problemer i dit design. Kodningsproblemer, QoR-problemer og potentielle C++/SystemC til RTL-uoverensstemmelser og uklarheder fanges hurtigt og giver nøjagtig feedback om kilden og årsagen.

FIND QOR PROBLEMER

Statisk fnug til QoR

At finde almindelige problemer med kodning før syntese er let med Catapult Design Checker.

statisk fnug til QoR-flow: Det er nemt at finde almindelige problemer med kodning før syntese med Catapult Design Checker.
Brugerdefineret kontroltilstand

Fokus på specifikke problemer

Catapult Design Checker gør det muligt for brugeren at tilpasse og prioritere kontroller for at fokusere på presserende problemer og samtidig reducere støj fra allerede kendte problemer.

Flowdiagramdiagram, der viser trin til brugerdefineret kontrolproces med pile, der forbinder forskellige former og tekstelementer.

Klar til at have en samtale om Design Checker?

Eventuelle spørgsmål, du måtte have, vil vi have svarene!

subject=catapult%20design%20checker%20inquiry%20> Send os en e-mail

Catapult on-demand-træning

Catapult High-Level Synthesis (HLS) on-demand-træningsbiblioteket indeholder et sæt læringsstier med moduler til at introducere ingeniører til HLS og verifikation på højt niveau.

Syntese- og verifikationsgruppe på højt niveau

En gruppe til at diskutere de finere punkter i design og verifikation ved hjælp af Siemens EDA HLS- og HLV-værktøjer. Deltag i diskussionen om nye emner, funktioner, indhold og tekniske eksperter.

HLSLIBs

Et gratis og åbent sæt biblioteker implementeret i standard C ++ til bit-nøjagtigt hardware- og softwaredesign. Det er et åbent samfund for udveksling af viden og IP for HLS, der kan bruges til at fremskynde både forskning og design.

Et ikon med en blå vanddråbe og en hvid kontur af en bog.

HLS-design- og verifikationsblog

Blog, der dækker næste generations syntese på højt niveau (HLS) design og verifikationsmetoder og teknikker.

Headset

Katapultstøtte

Få adgang til detaljeret dokumentation, udgivelser, ressourcer og mere.

EDA-rådgivning

Hjælper dig med at opnå maksimal forretningsmæssig effekt ved at tackle komplekse teknologi- og virksomhedsudfordringer med en unik blanding af udviklings- og designopplevelse og metodeekspertise.