Siemens leverer klassens førende produkter og metoder til design på højt niveau og leverer løsninger på flere punkter i designprocessen. Designkontrol, kode og funktionel dækning og formel verifikation for C ++ og SystemC ækvivalenskontrol.
Fremskynd dit højniveau-verificeringsflow (HLV) med kendte og pålidelige metoder ved hjælp af Catapult HLV-platformen. Reducer din samlede behandlingstid og omkostninger for SoC-verifikation med op til 80% ved at udnytte designkontrol på højt niveau, kode/funktionel dækning og statiske plus formelle metoder.
de sidste mange år har der været en eksplosion i vedtagelsen af HLS til chipdesign drevet af stigende design- og verifikationskompleksitet samt tid til markedspres. Catapult HLS gør det muligt for designere at få deres chips hurtigere på markedet ved at forkorte det overordnede design- og verifikationsflow.
