Calibre 3DStack

For emballageteknologier som f.eks. Fan-out wafer-level emballage (FOWLP) kan emballagedesign og verifikationsprocessen være udfordrende. Fordi FOWLP-fremstilling sker på „wafer-niveau“, inkorporerer den maskegenerering, svarende til SoC-fremstillingsstrømmen. Der skal være solide pakkedesign- og verifikationsstrømme på plads, så designere kan sikre, at støberiet eller OSAT-virksomheden kan fremstille FOWLP. Den Xpedition® Enterprise printkort (PCB) platform giver en co-design- og verifikationsplatform, der bruger både pakkedesignmiljøer og SoC-fysiske verifikationsværktøjer til FOWLP. Calibre 3DStack Funktionaliteten udvider Calibre-signoffverifikation på stansniveau til at levere DRC- og LVS-kontrol af komplette systemer med flere dyser, herunder pakning på wafer-niveau, på ethvert procesknudepunkt uden at bryde de nuværende værktøjsstrømme eller kræve nye dataformater.

Nøjagtig verifikation af design med udblæsning af wafer-niveau emballage (FOWLP) kræver integration af pakkedesignmiljøer med SoC-verifikationsværktøjer (system-on-chip) for at sikre emballagens fremstillbarhed og ydeevne

WLP (WLP) muliggør højere formfaktor og forbedret ydeevne sammenlignet med IC-design (system-on-chip). Selvom der er mange pakkedesignstilarter på wafer-niveau, er fan-out wafer-level emballage (FOWLP) en populær siliciumvalideret teknologi. For at FOWLP-designere skal sikre et acceptabelt udbytte og ydeevne, skal virksomheder inden for elektronisk designautomatisering (EDA), outsourcet halvledermontering og test (OSA'er) og støberier samarbejde om at etablere konsistente, samlede, automatiserede design- og fysiske verifikationsstrømme. Forening af pakkedesignmiljøer med SoC-fysiske verifikationsværktøjer sikrer, at de nødvendige co-design- og verifikationsplatforme er på plads. Med de forbedrede printkort (PCB) designfunktioner i Xpedition Virksomhedsplatform, og den udvidede GDSII-baserede verifikationsfunktionalitet på Calibre-platformen kombineret med Calibre 3DStack I forlængelse heraf kan designere nu anvende Calibre DRC- og LVS-verifikation på stansningsniveau på en lang række 2,5D- og 3D-stablede matricesamlinger, herunder FOWLP, for at sikre fremstillbarhed og ydeevne.