Oversigt
Calibre YieldAnalyzer
Calibre yieldAnalyzer-værktøjet undersøger et layout og scorer designet til både kritisk områdeanalyse og DFM-scoring. Den intuitive grænseflade hjælper designere med at analysere resultaterne, så de ved, hvad, hvor og hvordan de mest kan forbedre deres design for fremstillbarhed.
Kontakt vores tekniske team: 1-800-547-3000
Omfattende løsning til optimering af design
Calibre YieldAnalyzer-værktøjet understøtter mange af de førende støberier. Calibre YieldAnalyzer-teknologi understøtter CAA, DFM-scoring og via redundanskontrol. Det hjælper kunderne med at analysere design, så de kan optimere layout til fremstilling.
Aktiverer DFM-scoring
DFM-scoring kvantificerer designfølsomhed over for et systemisk problem som repræsenteret af et regelsæt. For at implementere DFM-scoring konfigureres et regelsæt med en liste over anbefalede regler og estimater for vægtningsfaktorer for hver regel baseret på grundanbefalede regelprioriteter.
CAA & Via redundansscore-design til tilfældige defekter
Calibre yieldAnalyzer-værktøjet udfører kritisk områdeanalyse på alle base- og sammenkoblingslag for at identificere områder i et layout med overdreven sårbarhed over for tilfældige partikeldefekter, såsom kortslutninger og åbninger. Et CAA-dæk er konfigureret med laginformationsstøberidefektdensitetsfordelingerne for hver proces og defekttype (åbn/kort).
Klar til at lære mere om Calibre?
Vi står klar til at besvare dine spørgsmål! Kom i kontakt med vores team i dag
Ring til: 1-800-547-3000
Calibre konsulenttjenester
Vi hjælper dig med at implementere, implementere, tilpasse og optimere dine komplekse designmiljøer. Direkte adgang til ingeniør- og produktudvikling giver os mulighed for at udnytte dyb domæne- og emneekspertise.
Supportcenter
Siemens Support Center giver dig alt på ét brugervenligt sted -
vidensbase, produktopdateringer, dokumentation, supportsager, licens/ordreinformation og meget mere.
Caliber IC Design & Fremstilling
Calibre-værktøjspakken leverer nøjagtig, effektiv, omfattende IC-verifikation og optimering på tværs af alle procesnoder og designstilarter, samtidig med at ressourceforbrug og tapeout-planer minimeres.