Udfordringer ved digital implementering
Håndtering af designkompleksitet, mål for ydeevne/effekt/område og time-to-market er afgørende udfordringer i moderne SoC-design. Designregelkompleksitet og mødetiming gør designlukning mere udfordrende end nogensinde og kræver et paradigmeskift i sted og rute.
Opnåelse af DRC-lukning
Omfattende brug af teknologi med flere mønstre, EUV-litografi og celler med blandet højde komplicerer placering og routing. Grundlæggende ændringer af sted-og-rute-teknologi er nødvendige for effektivt at opnå lukning af DRC.
Levering af konkurrencedygtige PPA
Markedet ønsker IC'er med det laveste strømforbrug og højeste ydeevne. Gennembrudsoptimeringsteknologier kan minimere strømmen og samtidig opnå timing- og områdemål og kontrollere udviklingsomkostningerne.
Reducerer tiden til lukning
Nøjagtig timing-estimering efter ruten er sværere end nogensinde med stigningen i ledning/via modstand. Undgå gentagelser, forbedre PPA, og reducer tiden til lukning ved at trække detaljeringsrutesynlighed tidligere i flowet.
Place-and-route ryster digitalt IC-design
PowerFirst implementeringsteknologi
Reducer det samlede strømforbrug til strømfølsomme applikationer
Detaljer-rute-centreret syntese
Realiser hurtig designlukning og løs avancerede udfordringer med høj ledning/via resistivitet i knudepunkter
Certificeret af førende støberier
Certificeret af førende støberier gennem 4 nm og hurtig ramping på 3 nm certificeringer
Introduktion Aprisa: En place-and-rute-softwareløsning
Den Aprisa place-and-route platform er en detailrute-centreret løsning på udfordringerne ved moderne digital IC-implementering.
