AI-drevne teknologier
all
Aprisa AI
AprisaDen indbyggede AI-drevne teknologi udvider Siemens AI førerposition i industriel kvalitet. Aprisa AI øger produktiviteten i designteams med Gen AI Assist og automatiserer den digitale implementeringsproces.
RTL-til-GDS digital implementering
Aprisa Digital implementeringsløsning
Design ved avancerede procesnoder kræver styring af den stigende chips kompleksitet, kortere tidsplaner og højere udviklingsomkostninger. AprisaDen detaljerede rutecentrerede arkitektur leverer disse udfordringer med hurtigere designlukning og mere forudsigelig PPA til RTL-til-GDS-flow.
Fremskynd SoC-design med place-and-route-teknologi
Aprisa digital implementering er en RTL-til-GDS-løsning, der tilbyder komplet syntese og place-and-route-funktionalitet til hierarkiske designs på øverste niveau og implementering på blokniveau. Det er båndkvalitetskorrelation med signoffværktøjer, både til STA-timing og DRC, reducerer designlukning og sikrer optimal ydeevne, effekt og areal (PPA).
Aprisa Digital implementeringsløsning
Aprisa tilbyder komplet RTL-til-GDS support inklusive fysisk opmærksom RTL-syntese. Dens detaljrutecentrerede arkitektur med samlet hierarkisk datamodel og delte fundamentmotorer plus indbyggede AI-teknologier leverer hurtigere og mere forudsigelig PPA-lukning og hurtig stigning til produktivitet.
NØGLEFUNKTIONER
RTL-til-GDS til komplekse IC-design
Aprisa tilbyder komplet funktionalitet til hierarkisk design på øverste niveau og implementering på blokniveau til komplekse digitale designs. Dens detaljrutecentrerede arkitektur, ensartede hierarkiske datamodel og delte fundamentmotorer muliggør hurtig designlukning og optimal resultatkvalitet (QoR).
AprisaDen detaljerede rutecentrerede arkitektur og den samlede hierarkiske datamodel muliggør effektiv og hyppig kommunikation mellem fysisk bevidst RTL-syntese, placeringsoptimering, CTS-optimering og detaljeret routing for forbedret resultatkvalitet, reducerede iterationer og hurtigere designkonvergens.
Optimering i hierarkiet (iHO) udfører timinglukning på øverste niveau og blokniveau samtidigt, hvilket eliminerer behovet for timing-rebudgettering eller udfladning af design. Dette gør det muligt at minimere antallet af ECO-iterationer, hvilket resulterer i en reduktion af timinglukningsindsatsen, fra uger til dage.
FREMSKYND RTL-til-GDS-DESIGNFORLØB
Aprisa fordele ved digital implementeringssoftware
Aprisa leverer optimal PPA direkte fra kassen. Dette hjælper fysiske designere med at reducere indsatsen på hvert trin i RTL-til-GDS-flowet og opnå hurtigere time-to-market.
all
Hurtigere og mere forudsigelig PPA lukning
Aprisa vedligeholder detaljerede routingoplysninger om de kritiske net i hele RTL-til-GDS-flowet, hvilket reducerer antallet af designutterationer og opnår hurtigere designlukning.
all
AI-teknologier til at øge produktiviteten
Aprisa AI omdefinerer RTL-til-GDS digital implementering ved problemfrit at integrere AI i kernen i flowet. Automatisk designutforskning, indbygget naturligt sproggrænseflade og AI Agent-funktioner for at øge produktiviteten.
all
Kvaliteten af signoffkorrelation
AprisaSammenhængen med branchens standardunderskriftsværktøjer opnår design-PPA hurtigere ved at eliminere behovet for ekstra beskyttelsesbånd og reducere antallet af ECO-iterationer, hvilket resulterer i kortere tid til underskrivelseslukning.
all
Bedste effekt til strømfølsomme designs
PowerFirst-tilstand i Aprisa gør det muligt for designere at implementere for at opnå den bedste effekt først og derefter konvergere med den bedste ydeevne. Denne teknik opnår bedre effekt til kraftcentrerede designs uden at ofre ydeevnen.
Innovere på dit SoC-design
Aprisa ressourcebibliotek
Uanset om fysiske designere ønsker at implementere meget komplekse designs eller tapeout på kortest tid, Aprisa fungerer for det meste klar til at levere de PPA- og designmålinger, der betyder mest, for ethvert givet digitalt IC-designprojekt.
Lad os tale!
Nå ud med spørgsmål eller kommentarer. Vi er her for at hjælpe!