Design ved avancerede procesnoder kræver styring af den stigende chips kompleksitet, kortere tidsplaner og højere udviklingsomkostninger. Aprisas detaljrutecentrerede arkitektur leverer disse udfordringer med hurtigere designlukning og mere forudsigelig PPA for RTL-til-GDS-strømme.
Aprisa digital implementering er en RTL-til-GDS-løsning, der tilbyder komplet syntese og place-and-route-funktionalitet til hierarkiske designs på øverste niveau og implementering på blokniveau. Det er båndkvalitetskorrelation med signoffværktøjer, både til STA-timing og DRC, reducerer designlukning og sikrer optimal ydeevne, effekt og areal (PPA).
Aprisa tilbyder komplet RTL-til-GDS support inklusive fysisk opmærksom RTL-syntese. Dens detaljrutecentrerede arkitektur med samlet hierarkisk datamodel og delte fundamentmotorer plus indbyggede AI-teknologier leverer hurtigere og mere forudsigelig PPA-lukning og hurtig stigning til produktivitet.
Aprisa tilbyder komplet funktionalitet til hierarkisk design på øverste niveau og implementering på blokniveau til komplekse digitale designs. Dens detaljrutecentrerede arkitektur, ensartede hierarkiske datamodel og delte fundamentmotorer muliggør hurtig designlukning og optimal resultatkvalitet (QoR).
Aprisas detaljerede rutecentrerede arkitektur og samlede hierarkiske datamodel muliggør effektiv og hyppig kommunikation mellem fysisk opmærksom RTL-syntese, placeringsoptimering, CTS-optimering og detaljeret routing for forbedret resultatkvalitet, reducerede iterationer og hurtigere designkonvergens.
Optimering i hierarkiet (iHO) udfører timinglukning på øverste niveau og blokniveau samtidigt, hvilket eliminerer behovet for timing-rebudgettering eller udfladning af design. Dette gør det muligt at minimere antallet af ECO-iterationer, hvilket resulterer i en reduktion af timinglukningsindsatsen, fra uger til dage.
Aprisa AI øger produktiviteten med 10 gange for designere med ML /RL-teknologier til designutforskning, generativ AI til værktøjskendskab og kommandoudførelseshjælp og AI-agenter til indsatskrævende designopgaver. Dens intelligente indstillingsalgoritmer konvergerer til den bedste implementeringsstrategi, mens de bruger computerressourcer 3 gange mere effektivt, opnår 10% bedre designPPA og reducerer projektets tid til tapeout.
Aprisa leverer optimal PPA direkte fra kassen. Dette hjælper fysiske designere med at reducere indsatsen på hvert trin i RTL-til-GDS-flowet og opnå hurtigere time-to-market.
Aprisa opretholder detaljerede routingoplysninger om de kritiske net i hele RTL-til-GDS-flowet, hvilket reducerer antallet af designutterationer og opnår hurtigere designlukning.
Aprisa AI omdefinerer RTL-til-GDS digital implementering ved problemfrit at integrere AI i kernen i flowet. Automatisk designutforskning, indbygget naturligt sproggrænseflade og AI Agent-funktioner for at øge produktiviteten.
Aprisas sammenhæng med branchens standard signoff-værktøjer opnår design PPA hurtigere ved at eliminere behovet for ekstra beskyttelsesbånd og reducere antallet af ECO-iterationer, hvilket resulterer i kortere tid til underskrivelseslukning.
PowerFirst-tilstand i Aprisa gør det muligt for designere at implementere for at opnå den bedste effekt først og derefter konvergere med den bedste ydeevne. Denne teknik opnår bedre effekt til kraftcentrerede designs uden at ofre ydeevnen.
Uanset om fysiske designere ønsker at implementere meget komplekse designs eller tapeout på kortest tid, opererer Aprisa for det meste out-of-the-box for at levere de PPA- og designmålinger, der betyder mest, for ethvert givet digitalt IC-designprojekt.
Nå ud med spørgsmål eller kommentarer. Vi er her for at hjælpe!
