Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?
Nærbillede af en computerchip.
Bedste praksis for halvlederemballage

Integreret planlægning og prototyping på systemniveau

Multichiplet/ASIC-pakker med heterogen integration kræver tidlig montageplanlægning, hvis mål for strøm, ydeevne, areal og omkostninger skal nås.

IC-pakkemonteringsplanlægning og co-optimering

En integreret IC-pakkeplanlægning og prototypeløsning gør det muligt for arkitekter og designere at konstruere og optimere komplette IC-pakkesamlinger for strøm, ydeevne, areal og omkostninger og levere en velkvalificeret prototype til implementering.

HALVLEDEREMBALLAGEVIDEO

Hierarkisk enhedsplanlægning

Denne video viser, hvordan hierarkisk enhedsplanlægning kan konstruere en chiplet/matrice, som derefter eksporteres som en enhed og grundplan replikeret på et siliciumsubstrat.

Integrerede planlægningsressourcer på systemniveau

Få mere at vide om integreret IC-pakkeplanlægning og prototyping på systemniveau fra systemforbindelsesstyring, interconnect-optimering på tværs af domæner og 3D-samlingsverifikation.

Select...