Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?
En 3D-illustration af et printkort med forskellige komponenter og ledninger.
Avanceret 3D IC-designflow

3D IC-design og emballageløsninger

En integreret IC-emballageløsning, der dækker alt fra planlægning og prototyping til signering af forskellige integrationsteknologier som FCBGA, FOWLP, 2.5/3DIC og andre. Vores 3D IC-emballageløsninger hjælper dig med at overvinde begrænsningerne ved monolitisk skalering.

Billedet er et logo med en blå baggrund og en hvid kontur af en persons hoved med en krone på toppen.

En prisvindende løsning

Vinder af 3D Incites Technology Enablement Award

Hvad er 3D IC design?

Halvlederindustrien har gjort store fremskridt inden for ASIC-teknologi i løbet af de sidste 40 år, hvilket fører til bedre ydeevne. Men da Moores lov nærmer sig sine grænser, bliver skaleringsenheder sværere. Krympningsenheder tager nu længere tid, koster mere og giver udfordringer inden for teknologi, design, analyse og fremstilling. Således går ind i 3D IC.

Hvad driver 2.5/3D IC?

3D IC er et nyt designparadigme drevet af det faldende afkast af IC-teknologiskalering, AKA Moore's Law.

Omkostningseffektive alternativer til monolitiske løsninger

Alternativer inkluderer opdeling af et System-on-Chip (SOC) i mindre underfunktioner eller komponenter kendt som „chipletter“ eller „hard IP“ og brugen af flere dyser til at overvinde de begrænsninger, der pålægges af størrelsen af en retikel.

Højere båndbredde/lavere effekt

Opnået ved at bringe hukommelseskomponenter tættere på behandlingsenhederne, hvilket reducerer afstanden og ventetiden ved adgang til data. Komponenter kan også stables lodret, hvilket giver mulighed for kortere fysiske afstande mellem dem.

Heterogen integration

Der er flere fordele ved heterogen integration, herunder evnen til at blande forskellige proces- og teknologinoder, samt evnen til at udnytte 2,5D/3D-monteringsplatforme.

3D IC-designløsninger

Vores 3D IC-designløsninger understøtter arkitektonisk planlægning/analyse, fysisk designplanlægning/verifikation, elektrisk og pålidelighedsanalyse og test/diagnostisk support gennem fremstillingsoverdragelse.

Et Siemens Innovator 3D IC Newsroom med en person, der står foran en skærm, der viser en 3D-model.

Heterogen 2.5/3D integration

Et komplet system til heterogen systemplanlægning, der tilbyder fleksibel logikredigering til problemfri tilslutning fra planlægning til det endelige system LVS. Floorplanlægningsfunktionalitet understøtter skalering af komplekse heterogene designs.

Et salgsfremmende billede til Aprisa med en person i jakkesæt og slips med en sløret baggrund.

3D SoIC-implementering

Opnå hurtigere designcyklustider og vej til tapeout med designrutbarhed og PPA-lukning under placeringsoptimering. Optimering i hierarkiet sikrer lukning af timing på øverste niveau. Optimerede designspecifikationer leverer bedre PPA, certificeret til TSMC avancerede noder.

Et diagram, der viser integrationen af et substrat med et blockchain-netværk.

Substratimplementering

En enkelt platform understøtter avanceret SIP-, chiplet-, siliciuminterposer-, organisk- og glassubstratdesign, hvilket reducerer designtiden med en avanceret IP-genbrugsmetode. Overholdelseskontrol i design for SI/PI og procesregler eliminerer analyse- og signoff-iterationer.

En person står foran en bygning med et stort vindue og et skilt på toppen.

Funktionel verifikation

Denne løsning verificerer pakkesamlingens netliste mod en „gylden“ referencenetliste for at sikre funktionel korrekthed. Det bruger en automatiseret arbejdsgang med formel verifikation, der kontrollerer alle sammenkoblinger mellem halvlederenheder på få minutter, hvilket sikrer høj nøjagtighed og effektivitet.

Et diagram over en DDR-hukommelsesgrænseflade med et ursignal og datalinjer.

Elektrisk simulering og afmelding

Kør fysisk layout med analyse i designet og elektrisk hensigt. Kombiner silicium/organisk ekstraktion til SI/PI-simulering med teknologinøjagtige modeller. Øg produktiviteten og den elektriske kvalitet ved at skalere fra forudsigelig analyse til endelig sign-off.

En 3D-illustration af et printkort med forskellige komponenter og ledninger tilsluttet.

Mekanisk co-design

Understøtter mekaniske objekter i pakkens grundplan, så enhver komponent kan behandles som mekanisk. Mekaniske celler er inkluderet i analyseeksporten med tovejs understøttelse af XPd og NX gennem biblioteket ved hjælp af IDX, hvilket sikrer problemfri integration.

Billedet viser en stak bøger med et blåt omslag og et hvidt logo på forsiden.

Fysisk verifikation

Omfattende verifikation for layouafhængig underlagssignering med Caliber. Det reducerer signeringiterationer ved at løse fejl gennem HyperLynx-DRC-verifikation i design, forbedring af udbytte, fremstillbarhed og reduktion af omkostninger og skrot.

Et salgsfremmende billede til Calibre 3D Thermal med et termisk billedkamera med rødt lys ovenpå.

Termisk/mekanisk simulering

Termisk løsning, der dækker transistor til systemniveau og skalerer fra tidlig planlægning til systemsignering, til detaljeret termisk analyse på stansniveau med nøjagtige pakke- og grænsebetingelser. Reducer omkostningerne ved at minimere behovet for testchips og hjælpe med at identificere problemer med systemets pålidelighed.

Et diagram, der viser et procesflow med forskellige trin og forbindelser mellem dem.

Styring af produkters livscyklus

eCAD-specifik biblioteks- og designdatastyring. Sikrer WIP-datasikkerhed og sporbarhed med komponentvalg, biblioteksdistribution og modelgenbrug. Problemfri PLM-integration til produktlivscyklusstyring, produktionskoordinering, anmodninger om nye dele og administration af aktiver.

Et diagram, der viser en multi-die-chip med forskellige sammenkoblede komponenter og veje.

2.5D/3D design-til-test

Håndter flere die/chipletter gennem test på stansniveau og stakniveau, der understøtter IEEE-standarder som 1838, 1687 og 1149.1. Det giver fuld adgang til matrice-in-package, wafer-testvalidering og udvider 2D DFT til 2,5D/3D ved hjælp af Tessent Streaming Scan Network til problemfri integration.

Et salgsfremmende billede til Avery med en person, der holder en stak hvidbøger med et smiley-ansigt på.

Verifikation IP for 3D IC

Eliminer tid brugt på at udvikle og vedligeholde brugerdefinerede busfunktionelle modeller (BFM'er) eller verifikationskomponenter. Avery Verification IP (VIP) gør det muligt for System- og System-on-Chip (SoC) teams at opnå dramatiske forbedringer af verifikationsproduktiviteten.

En pressemeddelelse om Solido IP-validering med logo og tekst.

3D IC-design og verifikation

Solido Intelligent Custom IC-platformen, drevet af proprietær AI-aktiveret teknologi, tilbyder førende kredsløbsverifikationsløsninger designet til at tackle 3D IC-udfordringer, opfylde strenge krav til signal, strøm og termisk integritet og fremskynde udviklingen.

Billedet viser en person, der står foran et whiteboard med et diagram og tekst.

Design til pålidelighed

Sørg for sammenkoblingspålidelighed og ESD-modstandsdygtighed med omfattende punkt-til-punkt-modstandsmålinger (P2P) og strømtæthedsmålinger (CD) på tværs af matricen, interposeren og pakken. Redegøre for forskelle i procesnoder og ESD-metodologi med robust sammenkobling mellem beskyttelsesanordninger.

Hvad kan 3D IC-designløsninger gøre for dig?

En chiplet er designet med den forståelse, at den vil blive forbundet med andre chipletter i en pakke. Nærhed og kortere sammenkoblingsafstand betyder mindre energiforbrug, men det betyder også at koordinere et større antal variabler som energieffektivitet, båndbredde, areal, latenstid og tonehøjde.

Ofte stillede spørgsmål om vores 3D IC-løsninger

Få mere at vide

Læs

Forståelse af 3D IC-teknologi: Afsløring af fremtiden for integrerede kredsløb

PRESSEMEDDELELSE: Siemens automatiserer 2.5D og 3D IC-design-for-test med den nye Tessent Multi die-løsning Slip 3D IC-design

produktivitet a>

Lad os tale!

Nå ud med spørgsmål eller kommentarer. Vi er her for at hjælpe!