Taiwan Semiconductor Manufacturing Company (TSMC) var banebrydende for forretningsmodellen for ren støberi. Ved at vælge ikke at designe, fremstille eller markedsføre halvlederprodukter under eget navn, har nøglen til TSMCs succes altid været at fokusere på sine kunders succes. TSMC-fremstillede halvledere betjener en global kundebase, der er stor og forskelligartet, med en bred vifte af applikationer, der bruges på en række slutmarkeder, herunder smartphones, højtydende computing, Internet of Things (IoT), bilindustrien og digital forbrugerelektronik.
TSMC
TSMC EDA Alliance reducerer designbarrierer for kundernes vedtagelse af TSMC-procesteknologier. Som EDA Alliance-partner arbejder Siemens EDA tæt sammen med TSMCs designteknologiteams for at imødekomme gensidige kundedesignbehov gennem aktivering af nye EDA-værktøjsfunktioner, der stemmer overens med TSMCs avancerede procesudviklingskart, samt implementering af TSMCs designmetode i referencestrømme. Gennem dette samarbejde gør TSMC og Siemens EDA det muligt for gensidige kunder bedre at nå deres PPA-mål på kortere tid.
TSMC EDA Alliance
TSMC dækningstabel
Siemens EDA IC-portefølje | Fysisk verifikation | Dobbelt/Multi-mønsterning | Mønstermatchning | LVS | Parasitisk ekstraktion | PERC | Strømintegritet og EM | Udfyld¹ | Custom Design | Sted og rute | Kredsløbssimulering |
14 Angstrom-klasse (A14) | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | | ✔ | | | ✔ |
16 Angstrom-klasse (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | | WIP | ✔ |
3 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13um/0,11um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0,18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificeret; WIP: igangværende arbejde (fra januar 2026)
[1]: Calibre SmartFill er POR (Plan of Record) under 20 nm og Dummy Fill over 20 nm.
●: Tekniske filer vil blive leveret af Siemens til de procesnoder, der endnu ikke er certificeret. Kontakt Aprisas produktteam for dine anmodninger.
IC Packaing arbejdsgangscertificering
Vores løbende samarbejde med TSMC har med succes resulteret i automatiseret arbejdsgangscertificering for deres iNFO-integrationsteknologi, der er en del af 3DFabric platformen. For gensidige kunder giver denne certificering mulighed for udvikling af innovative og meget differentierede slutprodukter ved hjælp af klassens bedste EDA-software og brancheførende avancerede emballageintegrationsteknologier.
Vores automatiserede Info_OS og Info_pop designarbejdsgange er nu certificeret af TSMC. Disse arbejdsgange omfatter Innovator3D IC, HyperLynx DRC, og Calibre nmDRC teknologier.
Integreret fanout (InFo)
Som defineret af TSMC er iNFO en innovativ systemintegrationsteknologiplatform på wafer-niveau med RDL med høj densitet (Re-Distribution Layer) og TIV (Through InFo Via) til sammenkobling med høj densitet og ydeevne til forskellige applikationer, såsom mobil, højtydende computing osv.. Info-platformen tilbyder forskellige pakkeskemaer i 2D og 3D, der er optimeret til specifikke applikationer.
Info_OS udnytter Info-teknologi og har højere densitet 2/2µm RDL-linjebredde/plads til at integrere flere avancerede logiske chipletter til 5G-netværksapplikation. Det muliggør hybridpudehøjder på SoC med minimum 40 µm I/O-stigning, minimum 130 µm C4 Cu bump pitch og> 2X retikelstørrelse InFo på> 65 x 65 mm substrater.
Info_pop, branchens første fanout-pakke på 3D-wafer-niveau, har RDL og TIV med høj densitet til at integrere mobil AP m/ DRAM-pakkestabling til mobilapplikation. Sammenlignet med FC_pop har Info_pop en tyndere profil og bedre elektriske og termiske ydeevne på grund af intet organisk substrat og C4-bump.
Chip på wafer på substrat (CowOs)
Integrerer logik og hukommelse i 3D-målretning, AI og HPC. Innovator3D IC skaber, optimerer og administrerer en 3D-model af hele CowOS-enhedsenheden.
Wafer på wafer (WoW)
Innovator3D IC skaber, optimerer og administrerer en 3D digital tvillingemodel, der driver detaljeret design og verifikation.
System-på-integrerede chips (SoIC)
Innovator3D IC optimerer og administrerer en 3D digital tvillingemodel, der driver design og derefter verifikation med Calibre-teknologier.