
Samarbejde med TSMC for at fremme AI
Siemens annoncerede i dag fortsættelsen af samarbejdet med TSMC for at drive innovation inden for AI-drevet automatisering og avanceret halvlederdesignaktivering.

Siemens EDA er bevist i den daglige drift hos designvirksomheder og støberier og understøtter fabeløse økosystemer med samarbejde, innovation og støberispecifikke processtrømme, der er bygget, testet og certificeret.
Siemens EDA-værktøjer er gennemprøvet på halvlederstøberier over hele kloden. Samarbejde med større støberier sikrer den tidligste adgang til de værktøjer, der er nødvendige for avancerede fremstillingsprocesser, samt den funktionalitet og ydeevne, der kræves for fortsat succes på etablerede procesnoder.
GlobalFoundries Inc. (GF) er en af verdens førende halvlederproducenter, der tilbyder en unik blanding af design, udvikling og fabrikationstjenester til både førende og almindelige teknologier. GlobalFoundries omdefinerer innovation og halvlederproduktion ved at udvikle og levere funktionsrige procesteknologiløsninger, der giver lederegenskaber på gennemgribende markeder med høj vækst. GlobalFoundries og Siemens EDA samarbejder ofte om en lang række projekter for at forbedre produktiviteten og resultaterne af design, verifikation, og fremstillingsprocesser for deres fælles kunder.
Siemens EDA IC-portefølje | Fysisk verifikation | Dobbelt/Multi-mønsterning | Mønstertilpasning (DRC +) | LVS | Parasitisk ekstraktion | PERC | Strømintegritet og EM¹ | LFD | Udfyld² | DFM-score | CAA | Custom Design | Sted og rute | Kredsløbssimulering |
12 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |
14 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |
22 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | REQ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
28 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||
40 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | |||
45 nm³ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ||||||
65/55 nm | ✔ | ✔ 4 | ✔ | ✔ | ✔ 5 | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |
90 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
0,13 um | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
0,18um | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||||
> = 0.35um | ✔ | ✔ | ✔ | ● |
✔: certificeret; REQ: kun efter serviceanmodning
[1]: mPower Digital er certificeret til alle teknologinoder. Analog understøttes ikke officielt af GF, men mPower-produktteam kan støtte kunder efter anmodning.
[2]: Calibre SmartFill er POR (Plan of Record) under 20 nm og Dummy Fill over 20 nm.
[3]: 45nm procesnode understøtter specifikt RF SOI CMOS-teknologi.
[4]: 55nm har et DRC+-sæt, men 65nm gør det ikke.
[5]: Calibre PERC deck er kun tilgængelig for 55LP PDK, men ikke til andre 65/55nm PDK'er.
●: Tekniske filer vil blive leveret af Siemens til de procesnoder, der ikke er certificeret. Kontakt Aprisas produktteam vedrørende dine anmodninger.
Intel Foundry tilbyder en bred vifte af produktionstjenester, der imødekommer dine unikke produktbehov, fra maskegenerering til wafer-fremstilling til brancheførende sorterings- og testfunktioner. Intels avancerede pakketeknikker tillader integration af forskellige computermotorer på tværs af flere procesteknologier med ydeevneparametre svarende til en enkelt matrice, men med et platformsomfang, der langt overstiger grænsen for stansstørrelse for single-die-integration. Som global leder inden for forskning og udvikling (R&D) og produktion søger Intel løbende at optimere og levere brancheførende platformsløsninger med vores kunder til alle eksisterende og udviklende markedssegment.
Intel Foundry Accelerator - EDA Alliance er forpligtet til at etablere et økosystem til design og fremstilling af næste generations system-on-chip (SoC'er) fremstillet på Intel Foundry førende procesteknologier. Initiativet fremmer samarbejde mellem Intel Foundry og dets økosystempartnere med fokus på at reducere risiko og tackle designbarrierer, samtidig med at tiden til markedet for gensidige kunders produkter fremskyndes. Som en del af alliancen vil Siemens EDA samarbejde tæt med Intel Foundry for at optimere sine bedste IC-designværktøjer, flows og metoder til Intels processer i verdensklasse.
Intel støberiaccelerator - EDA Alliance
Siemens EDA | Prototyping/Design | Fysisk verifikation | Dobbelt/Multi-mønsterning | Mønstermatchning | LVS | Parasitisk ekstraktion | Termisk analyse | PERC | Smart udfyldning | Kredsløbssimulering |
|---|---|---|---|---|---|---|---|---|---|---|
14 Angstrom-klasse (14A) | ✔ | Udført af Foundry | ✔ | CCI TIL StarRC | ✔ | ✔ | ✔ | |||
18 Angstrom-klasse (18A) | ✔ | Udført af Foundry | ✔ | CCI til StarRC* | ✔ | ✔ | ✔ | |||
7 nm (Intel3) | ✔ | Udført af Foundry | ✔ | ✔ | CCI TIL StarRC | ✔ | ✔ | |||
16 nm (Intel16) | ✔ | ✔ | CCI TIL StarRC | ✔ | ✔ | ✔ | ||||
EMIB | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
EMIB-T | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
✔: certificeret (fra juli 2026)
[*]: xACT blev aktiveret til Parasitisk ekstraktion på Intel Foundry 18A-procesnode, men blev ikke frigivet til eksterne kunder.
Den indlejrede multi-die interconnect bridge (EMIB) er et lille stykke silicium, der er indlejret i et organisk pakkesubstrathulrum. Det giver en højhastigheds højhastighedsgrænseflade mellem dør og dør med høj båndbredde. Siemens leverer et certificeret designflow fra die/pakke-co-design, funktionel verifikation, fysisk layout, termisk, SI/PI/EMIR-analyse og monteringsverifikation.
Samsung Foundry tilbyder konkurrencedygtige processer, designteknologier, IP og produktionskapacitet i høj volumen til kunder med en komplet pakke af avancerede procesteknologier, herunder integrerede pakkeløsninger til 3D/2.5D og fleksible og effektive skybaserede designmiljøer. Som partner i Samsung Advanced Foundry Ecosystem (SAFE™) -programmet, Siemens EDA deltager i fælles projekter med Samsung Foundry for at gøre det muligt for de avancerede platforme og teknologier, som deres fælles kunder stoler på, at bringe stadig mere sofistikerede designs til live.
Siemens EDA IC-portefølje | Fysisk verifikation | Dobbelt/Multi-mønsterning | Mønstermatchning (Udbyttemodstandere) | LVS | Parasitisk ekstraktion | PERC | Strømintegritet og EM¹ | LFD | Udfyld² | DFM-score | Sted og rute | Kredsløbssimulering |
2 nm (SF2*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
3 nm (SF3*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
4 nm (SF4*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |
5 nm (SF5*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
7 nm (SF7*) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |
11 nm/8 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
14 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
28FDS | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
28 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||
90 nm/70 nm | ✔ | ✔ | ✔ | ✔ | ● | |||||||
0,18um/0,13 um | ✔ | ✔ | ✔ | ✔ | ✔ | ● |
✔: certificeret (fra juli 2026)
[1]: mPower Analog er certificeret til 4LPP, 14LPU, LL1318GPF, og mPower Digital er certificeret til 5LPE.
[2]: Calibre SmartFill er POR (Plan of Record) under 20 nm og Dummy Fill over 20 nm.
●: Tekniske filer vil blive leveret af Siemens til de procesnoder, der endnu ikke er certificeret. Kontakt Aprisas produktteam for dine anmodninger.
Taiwan Semiconductor Manufacturing Company (TSMC) var banebrydende for forretningsmodellen for ren støberi. Ved at vælge ikke at designe, fremstille eller markedsføre halvlederprodukter under eget navn, har nøglen til TSMCs succes altid været at fokusere på sine kunders succes. TSMC-fremstillede halvledere betjener en global kundebase, der er stor og forskelligartet, med en bred vifte af applikationer, der bruges på en række slutmarkeder, herunder smartphones, højtydende computing, Internet of Things (IoT), bilindustrien og digital forbrugerelektronik.
TSMC EDA Alliance reducerer designbarrierer for kundernes vedtagelse af TSMC-procesteknologier. Som EDA Alliance-partner arbejder Siemens EDA tæt sammen med TSMCs designteknologiteams for at imødekomme gensidige kundedesignbehov gennem aktivering af nye EDA-værktøjsfunktioner, der stemmer overens med TSMCs avancerede procesudviklingskart, samt implementering af TSMCs designmetode i referencestrømme. Gennem dette samarbejde gør TSMC og Siemens EDA det muligt for gensidige kunder bedre at nå deres PPA-mål på kortere tid.
Siemens EDA IC-portefølje | Prototyping/Design | Fysisk verifikation | Dobbelt/Multi-mønsterning | Mønstermatchning | LVS | Parasitisk ekstraktion | PERC | Strømintegritet og EM | Udfyld¹ | Custom Design | Sted og rute | Kredsløbssimulering |
14 Angstrom-klasse (A14) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | WIP | ✔ | ||
16 Angstrom-klasse (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ ² | ✔ | ✔ [3] | ✔ | ||
3 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ ² | ✔ | ✔ | ✔ | ||
4 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
5 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | ✔ | |
16 nm/12 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||
28 nm/22 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
45 nm/40 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||||
65 nm/55 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ● | ✔ | |||||
90 nm | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
0,13um/0,11um | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
> = 0,18um | ✔ | ✔ | ✔ | ✔ | ● | ✔ | ||||||
Info_os | ✔ | ✔ | ||||||||||
Info_pop | ✔ | ✔ |
✔: certificeret; WIP: igangværende arbejde (fra juli 2026)
[1]: Calibre SmartFill er POR (Plan of Record) under 20 nm og Dummy Fill over 20 nm.
[2]: mPower Analog er fuldt certificeret, mens mPower Digital-certificering er i gang for den nyeste procesderivatvariant.
[3]: Aprisa 2nm understøttelse af den nyeste procesderivatvariant er tidlig adgang fra i dag. Arbejder i øjeblikket med Tier-1-kunder om N2-produktionstape.
●: Tekniske filer vil blive leveret af Siemens til de procesnoder, der endnu ikke er certificeret. Kontakt Aprisas produktteam for dine anmodninger.
Vores løbende samarbejde med TSMC har med succes resulteret i automatiseret workflow-certificering for deres iNFO-integrationsteknologi, der er en del af 3DFabric platformen. For gensidige kunder giver denne certificering mulighed for udvikling af innovative og meget differentierede slutprodukter ved hjælp af klassens bedste EDA-software og brancheførende avancerede emballageintegrationsteknologier.
Vores automatiserede Info_OS og Info_pop designarbejdsgange er nu certificeret af TSMC. Disse arbejdsgange omfatter Innovator3D IC, HyperLynx DRC, og Calibre nmDRC teknologier.
Som defineret af TSMC er iNFO en innovativ systemintegrationsteknologiplatform på wafer-niveau med RDL med høj densitet (Re-Distribution Layer) og TIV (Through InFo Via) til sammenkobling med høj densitet og ydeevne til forskellige applikationer, såsom mobil, højtydende computing osv.. Info-platformen tilbyder forskellige pakkeskemaer i 2D og 3D, der er optimeret til specifikke applikationer.
Info_OS udnytter Info-teknologi og har højere densitet 2/2µm RDL-linjebredde/plads til at integrere flere avancerede logiske chipletter til 5G-netværksapplikation. Det muliggør hybridpudehøjder på SoC med minimum 40 µm I/O-stigning, minimum 130 µm C4 Cu bump pitch og> 2X retikelstørrelse InFo på> 65 x 65 mm substrater.
Info_pop, branchens første fanout-pakke på 3D-wafer-niveau, har RDL og TIV med høj densitet til at integrere mobil AP m/ DRAM-pakkestabling til mobilapplikation. Sammenlignet med FC_pop har Info_pop en tyndere profil og bedre elektriske og termiske ydeevne på grund af intet organisk substrat og C4-bump.
Integrerer logik og hukommelse i 3D-målretning, AI og HPC. Innovator3D IC skaber, optimerer og administrerer en 3D-model af hele CowOS-enhedsenheden.
Innovator3D IC skaber, optimerer og administrerer en 3D digital tvillingemodel, der driver detaljeret design og verifikation.
Innovator3D IC optimerer og administrerer en 3D digital tvillingemodel, der driver design og derefter verifikation med Calibre-teknologier.
Tower Semiconductor tilbyder avancerede analoge teknologier og produktionsløsninger til spidsen for verdens mest spændende og voksende arenaer, såsom bil-, forbruger-, medicinsk, industri- og rumfart og forsvar, blandt andre. Tower Semiconductor har specialiseret sig i tilpassede analoge løsninger til fremstilling af differentierede produkter og tilbyder banebrydende procesteknologier, herunder radiofrekvens (RF), højtydende analog (HPA), integreret strømstyring, CMOS-billedsensorer (CIS), ikke-billedsensorer (NIS) og blandet signal CMOS samt mikroelektromekaniske systemer (MEMS) funktioner. Som supplement til sine avancerede teknologiplatforme tilbyder virksomheden også designaktiveringstjenester, der leverer modne og værdifulde værktøjer, der muliggør en hurtig og nøjagtig designcyklus.
Siemens EDA IC-portefølje | Fysisk verifikation | LVS | Parasitisk ekstraktion | PERC | Strømintegritet og EM¹ | Custom Design | Kredsløbssimulering |
45 nm | ✔ | ✔ | ✔ | ✔ | REQ | ||
65 nm | ✔ | ✔ | ✔ | ✔ | REQ | ✔ | |
0,13 um | ✔ | ✔ | ✔ | ✔ | REQ | ✔ | ✔ |
0,18um | ✔ | ✔ | ✔ | ✔ | REQ | ✔ | ✔ |
> = 0,25um | ✔ | ✔ | ✔ | ✔ | REQ | ✔ | ✔ |
✔: certificeret; REQ: efter kundeanmodning
[1]: mPower understøttes for alle noder efter kundens anmodning.
United Microelectronics Corporation (UMC) leverer hybridbinding eller matrice og wafere af høj kvalitet til 3D IC-integration.
Levering af IC-fabrikationstjenester af høj kvalitet og forskellige specialteknologier til at betjene alle større sektorer i elektronikindustrien.
Tilbyder et støberidesignsæt til 3D IC-monteringsverifikation og parasitisk ekstraktion ved hjælp af Innovator3D IC Integrator- og Calibre-teknologier. Læs pressemeddelelse for flere detaljer.
Siemens EDA IC-portefølje | Fysisk verifikation | Dobbelt/Multi-mønsterning | LVS | Parasitisk ekstraktion | PERC | Strømintegritet og EM | LFD | Udfyld¹ | CAA | Custom Design | Kredsløbssimulering |
12 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ||||||
14 nm | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | ✔ | ||||
17 nm | ✔ | ✔ | ✔ | ✔ | WIP | WIP | ✔ | ||||
22 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||||
28 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ||
40 nm | ✔ | ✔ | ✔ | REQ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |
65 nm/55 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||||
90 nm | ✔ | ✔ | ✔ | ✔ | |||||||
0,13um/0,11um | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | |||||
0,18um | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ |
✔: certificeret; WIP: igangværende arbejde; REQ: kun efter serviceanmodning
[1]: Calibre SmartFill er POR (Plan of Record) under 20 nm og Dummy Fill over 20 nm.



