IC-designsoftware

Siemens EDA tilbyder en omfattende portefølje af IC-designsoftware, der spænder fra C-baseret designindgang til fysisk IC-verifikation sign-off.

Overvind IC-designutfordringer

Det kræver et omfattende værktøjsflow, der spænder fra design på C-niveau hele vejen til signoffverifikation, for at opfylde kravene til ydeevne, strøm og areal, samtidig med at du leverer dine IC-innovationer til tiden.

Syntese og verifikation på højt niveau

Solutions til C-baseret design, hardware/software co-verifikation, IC-design og fysisk og funktionel verifikation.

Sted og rute

Place-and-route-platform til hierarkisk IC-design på øverste niveau og fysisk implementering på blokniveau til komplekse digitale IC'er.

Effektanalyse og optimering

Komplet RTL-udviklingsplatform med lav effekt, der finder kilder til spildt strøm for at opfylde strømbudgetterne.

Design til test

Omfattende siliciumtest- og udbytteanalyseløsninger til fremstillingstest, fejlfinding og udbytterampe til moderne SoC'er.

FPGA design

Integrerede FPGA-designløsninger fra C/RTL design, FPGA-syntese, funktionel verifikation, logisk ækvivalenskontrol til PCB-design.

RTL design og syntese

Designere har brug for en løsning, der optimerer på et højere abstraktionsniveau, der giver langt mere plads til QoR-forbedring.

IC fysisk verifikation og optimering

Siemens EDA fysiske verifikations- og optimeringsværktøjer giver pålidelige resultater, der gør det muligt for designvirksomheder at levere avancerede, konkurrencedygtige produkter rettidigt til markeder i hurtig bevægelse.

Effektintegritetsanalyse

mPower-strømintegritetsanalyseværktøjer muliggør nøjagtig, skalerbar og brugervenlig strømintegritetsanalyse til både analoge og digitale designs, fra den mindste blok til de største full-chip-layouts.

IC Design Portefølje

Siemens EDA har en omfattende portefølje af IC-designsoftware, der spænder fra C-niveau
designadgang til fysisk verifikationssignering i verdensklasse.

En kvinde står foran en hvid væg, smiler og ser på kameraet, iført en hvid skjorte og en sort jakke.

Design lukning

Gencellicon

Gencellicon-platformen tilbyder en omfattende støjsvag løsning til verifikation, generering og styring af SDC-begrænsninger, hvilket hjælper designere med at strømline chipudvikling.

Person i sort skjorte, der står mod hvid væg med sort kant, holder en mørk genstand.

Kredsløbssimulering

Analog FastSpice Platform

Verdens hurtigste nanometerkredsløbsverificeringsplatform til analoge, RF, blandede signaler og brugerdefinerede digitale kredsløb.

Digital IC-implementering

Aprisa

Aprisa er en førsteklasses digital implementeringsløsning til komplekse hierarkiske IC-design og IC-design på blokniveau på de mest avancerede procesnoder.

Person iført virtual reality-headset interagerer med holografisk visning af arkitektonisk design

Fysiske verifikationsværktøjer

Calibre Design Solutions

Calibre Design Solutions leverer en komplet IC-verifikation og DFM-optimeringsplatform, der fremskynder design fra oprettelse til fremstilling og imødekommer alle signeringskrav.

Catapult Syntese og verifikation på højt niveau

HLS & Verifikation

Katapult

Brancheførende C++/SystemC højniveausyntese med laveffekt-estimering/optimering. Designkontrol, kode og funktionel dækningsverifikation plus formel gør HLS mere end blot „C-til-RTL.“

En person holder en smartphone med en grøn skærm, der viser et produktoverlejr.

S-Rediger & L-Rediger

Brugerdefineret IC

Værktøjspakken tilbyder et komplet designmiljø til komplette brugerdefinerede IC-design inklusive More than Moore-teknologier - MEMS og fotonik

En person i kørestol bruger en rampe for at få adgang til en bygningsindgang med trapper.

Strømintegritetsanalyse

mPower

MPower-værktøjspakken gør det muligt for designteams at udføre skalerbar analog og digital strømintegritetsanalyse fra de mindste blokke til de største komplette chip-layouts for at verificere, at design opfylder strømrelaterede designmål og ydeevne.

En person står foran en stor skærm, der viser et produktoverlejr med en blå baggrund og hvid tekst.

Logisk syntese

Oasys-RTL

Oasys-RTL giver resultater af bedre kvalitet ved at muliggøre fysisk nøjagtighed, gulvplanlægning og hurtige optimeringiterationer for at komme til designfærdiggørelse til tiden.

En slank elektrisk tandbørste med blå accenter står oprejst ved siden af opladningsbasen mod en hvid baggrund.

Effektanalyse og optimering

PowerPro

PowerPro er en komplet RTL-udviklingsplatform med lav effekt, der gør det muligt for RTL-designere at finde kilder til spildt strøm og opfylde designstrømbudgetter.

Et grafisk overlay med ordet 'Precision' i midten, omgivet af et cirkulært mønster af linjer og prikker.

FPGA-syntese

Præcision

Precision Synthesis tilbyder resultater af høj kvalitet, brancheunikke funktioner og integration på tværs af Siemens EDAs FPGA-flow - branchens mest omfattende FPGA-leverandøruafhængige løsning.

Et nærbillede af et sort/hvidt fotografi af en persons ansigt med en sløret baggrund.

ML-aktiveret teknologi

Solido Solutions

Tilbyder verdens mest avancerede, produktionsprøvde variationsbevidste design- og karakteriseringsløsninger drevet af proprietære maskinlæringsteknologier.

En person står foran en stor skærm, der viser en graf med en blå linje.

Test- og siliciumlivscyklus

Tessent Silicon Lifecycle Solutions

Tessent tilbyder design-for-test og silicium-læring til logik, hukommelse og blandede signalenheder.