Siemens lancerede en revolutionerende portefølje af design- og verifikationsløsninger kaldet Questa One i 2025.
Questa One inkluderer sin flagskibssimulator kaldet Questa One Sim. Det er en ubestridelig markedsleder inden for DFT-simuleringer til komplekse multi-die SoC'er, der opnår præstationsgevinster, der er flere gange i forhold til konkurrencen
Questa One Avery VIP er markedsleder inden for verifikation af banebrydende IP-protokoller, og det hjælper også med at reducere leveringstiden fra verifikation til emulering
Questa One Stimulus Free Verification øger den samlede designdækning ved at bruge matematiske, stimulusfrie analyser til at verificere komplekse, højhastigheds ASIC- og FPGA-design
Denne pakke giver adgang til et bredt spektrum af applikationer, herunder oprettelse af design, kravsporing, simulering, strøm, sikkerhed, ækvivalens og fejlfinding. Dette inkluderer flagskibet Questa Prime Sim-app, Lint/CDC-app, HDL Designer, Requirements Tracer, Power Aware Sim, Check Connect, Verify and Inspect App, Visualizer Debug og mere. Endelig giver dette bundt af produkter også brugerne mulighed for at integrere alle deres dækningsdatabaser i VIQ for at se et samlet overblik over total designverifikation.
Fysisk registeroverførselsniveau (RTL) syntese til avancerede node-design med Oasys-RTL.
FPGA design og verifikation — en komplet løsning bestående af HDL-design, simulering, hardware/software co-verifikation og førende FPGA-logik og fysisk syntese.
Tessent siliciumtest — en komplet teknologiførende løsning til testbarhedsanalyse, scanning, grænsescanning og hukommelsestestsyntese og automatisk testmønstergenerering
Systemmodellering — et komplet miljø til oprettelse og verifikation af blandede signaler og flersprogede systemer, der er udbredt inden for luftfart og andre industrier