Skip to main content
K zobrazení této stránky byl použit automatický překlad. Chcete ji raději zobrazit v angličtině?

Proč Tessent BoundaryScan?

Logika Tessent BoundaryScan je přístupná po celou dobu životnosti integrovaného obvodu, včetně výrobních testů na všech úrovních balení, ladění křemíku a ověření systému za účelem detekce závad před odesláním, snížení nákladů na podporu v terénu a zvýšení spokojenosti zákazníků.

Kompletní skenování hranic a integrace řadiče TAP

Automaticky generuje a integruje kód RTL pro regulátor TAP a buňky hraničního skenování do návrhového RTL. Generuje skripty pro logickou syntézu, simulační testovací stoly a testovací vzory pro výrobní test.

Podporuje více formátů

Skenování hranic Tessent podporuje vlastní buňky skenování hranic IEEE 1149.1 a bezkontaktní I/O test a má možnost podpory skenování hranic 1149.6.

IEEE 1687 IJTAG interoperabilita

Automaticky připojí sítě a přístroje IJTAG k nově vloženému řadiči TAP a generuje výsledné soubory Instrument Connectivity Language. I/O testy jsou generovány ve formátu PDL (Procedural Description Language).

Zeptejte se odborníka - Muž a žena mají konzultaci v kanceláři.

Jste připraveni dozvědět se více o Tessentu?

Jsme připraveni odpovědět na vaše otázky.

Zeptejte se odborníka

Další informace

Schéma obvodové desky s barevnými bloky a spojovacími čarami představujícími elektronické součásti a cesty.
all

Převod popisu jazyka skenování hranic

Za méně než pět minut video ukazuje, jak lze pomocí Tessent IJTAG snadno převést soubor BSDL (Boundary Scan Description Language) na ekvivalent souboru ICL (Instrument Connectivity Language).

Diagram ukazující použití hraničního skenování pro automatické generování testovacích vzorů.
Přehled technologií
all

Použití hraničního skenovacího řetězce během ATPG

Toto video ukazuje použití hraničního skenování jako komprimovaného nebo nekomprimovaného řetězce během ATPG, takže všechny kolíky testovaného zařízení (DUT) nemusí být kontaktovány.