Komplexní portfolio paměťových VIP řešení pro I3C a I2C, které používají návrháři systému na čipu (SoC) a IP k zajištění komplexního ověřování a dodržování protokolů a časování. Avery Verification IP for Control/Serial Buses implementuje kompletní sadu modelů, kontrolérů protokolů a testovací sadu shody ve 100% nativním SystemVerilog a UVM.
Výstupy
Jsme připraveni odpovědět na vaše otázky.
Spojte se s naším prodejním týmem: 1-800-547-3000 nebo 1-503-685-8000
Verification Academy poskytuje dovednosti nezbytné pro zdokonalení schopností procesu funkčního ověřování organizace, poskytuje metodický most mezi hodnotnými návrhy na vysoké úrovni a detaily na nízké úrovni.
Přehled a aktualizace konceptů, hodnot, standardů, metodik a příkladů, které pomáhají porozumět tomu, co pokročilé technologie funkčního ověřování dokážou a jak je nejúčinněji aplikovat.
Publikace Verification Horizons poskytuje koncepty, hodnoty, metodiky a příklady, které pomáhají porozumět tomu, co mohou pokročilé funkční ověřovací technologie dělat a jak je nejúčinněji aplikovat.