Когато пълните вълнови решители се използват като част от анализа на системно ниво, пълната взаимовръзка обикновено е твърде голяма, за да бъде практически решена с 3D решител. Това означава, че взаимовръзката се разделя на секции, които изискват 3D решител (области на пробиване, преходи и блокиращи капачки), секции, които могат да бъдат точно описани с модели за проследяване, и секции, представени като модели с S-параметри (често конектори и IC пакети). Това е известно като решаване на „изрязване и зашиване“ - взаимовръзката се „нарязва“ на секции, от които всеки се моделира поотделно, след което парчетата се „зашиват“ обратно заедно, за да се създаде модел на канал от край до край за анализ на системно ниво.
Методът за рязане и зашиване увеличава ефективността на решаването, тъй като размерът на площите, решени с 3D симулация, са ограничени до критичните сигнални зони и съответните им пътища на връщане. Извън тези области представянето на сигнала с модел за проследяване или конектор е далеч по-ефективно от гледна точка на изчислителното време и ресурс. Предизвикателството с метода за рязане и зашиване е правилното управление на всички детайли - например всяка 3D област трябва да е достатъчно голяма, за да осигури поведение на напречното електро магнитно (TEM) на границите на порта. Това означава, че зоната ще включва някаква част от следата на сигнала, а дължината на следата, моделирана като преносна линия, ще трябва да бъде коригирана, за да отразява частта следа, която вече е включена в 3D областта. Тази 3D зона също трябва да включва връщащия път на сигнала, така че при създаването на зоната също трябва да се вземат предвид пътищата за зашиване на земята и адекватно буферно разстояние. Обикновено този процес се извършва на ръка, което изисква значителен опит на потребителите. Това значително ограничава броя на потребителите, които могат да извършат анализа, и броя на сигналите, които могат практически да анализират.
Автоматизирано създаване на модел на канал след оформление
HyperLynx автоматично създава модели на канали след оформление въз основа на изискванията за анализирания протокол. Потребителите просто избират сигналите, които искат да анализират, а HyperLynx прави останалото:
- Вграденият двигател на DRC се използва за автоматично идентифициране на участъци от взаимовръзката, които изискват 3D моделиране.
- Симулатор на платката HyperLynx създава подходящите настройки за 3D симулация и ги изпраща до решителя с пълна вълна.
- Пълновълновият решител моделира 3D областите до необходимата честота и създава модели за анализ на SI. Тези модели включват метаданни за портове, които показват как те трябва да бъдат свързани в рамките на модела на пълния канал.
- BoardSim комбинира моделите от 3D симулатора с модели за проследяване и конектори, за да създаде модел, който представлява канала.
- След това BoardSIM изпълнява симулация на SI, съобразена с протокола (обикновено SERDES или DDR анализ), за да установи оперативни маржове на системно ниво. Това казва на потребителя кои сигнали преминават, кои се провалят и с колко.
