Tessent DefectSim е симулатор на дефекти на ниво транзистор за аналогови, смесени сигнали (AMS) и цифрови схеми без сканиране. Той измерва покритието на дефектите и толерантността на дефекти и е идеален както за високообемни, така и за високонадеждни интегрални схеми.
Подобрете безопасността на AMS, качеството на теста и времето. Tessent DefectSim замества ръчната оценка на покритието на тестовете в AMS веригите, генерирайки обективни данни за насочване на подобренията, необходими за изпълнение на стандартите за качество и функционална безопасност и целите за обхват на тестовете.
Изграден върху техниките за инжектиране на дефекти на ниво транзистор, използвани в TestKompress Cell-Aware ATPG за сканируеми цифрови схеми, DectSim е подходящ за индустриални блокове, съдържащи стотици или хиляди транзистори.
Генерирайте резюме, изброяващо вероятностно претегленото покритие на дефектите, доверителен интервал и матрица, изброяваща всеки дефект и дали той е бил открит чрез неуспешен тест лимит или цифров изход.
Драстично намалете общото време за симулация в сравнение със симулирането на производствени тестове и плоски извлечени мрежови списъци с оформление в класическите SPICE на паралелни процесори.
Ние оценихме Tessent DefectSim на няколко автомобилни ИС и заключихме, че това е силно автоматизирано и гъвкаво решение, което ръководи подобренията в техниките за тестване и проектиране за тестване и ни позволява измеримо да подобрим обхвата на дефектите на аналоговите тестове.
Задълбочете се в ролята на аналоговата симулация на неизправности на автомобилната функционална безопасност и проучете предизвикателствата, приложенията, ползите и въздействието на аналоговата симулация на повреди върху дизайна на чиповете и спазването на стандартите за безопасност.
