Човек стои пред голям екран, показващ цветен абстрактен дизайн.

Tessent Advanced DFT

Tessent BoundaryScan

Tessent BoundaryScan е цялостно решение за автоматизирано генериране и интегриране на инфраструктура за тестване на чипа, гранично сканиране и тест порт за достъп.

Защо Tessent BoundaryScan?

Логиката Tessent BoundaryScan може да бъде достъпна през целия живот на IC, включително производствен тест на всички нива на опаковката, отстраняване на грешки на силиций и проверка на системата за откриване на дефекти преди изпращане, намаляване на разходите за поддръжка на място и повишаване на удовлетвореността на клиентите.

Пълно сканиране на границите и интеграция на TAP контролера

Автоматично генерира и интегрира RTL код за TAP контролера и гранични сканиращи клетки в дизайнерския RTL. Генерира скриптове за логически синтез, симулационни тестове и тестови модели за производствен тест.

Поддържа множество формати

Tessent Boundary scan поддържа IEEE 1149.1 персонализирани гранични сканиращи клетки и безконтактен I/O тест и има опция за поддръжка на гранични сканиране 1149.6.

Оперативна съвместимост на IEEE 1687 IJTAG

Автоматично свързва IJTAG мрежите и инструментите към нововъведения TAP контролер и генерира получени файлове с език за свързване на инструмента. I/O тестовете се генерират във формат Език на процедурното описание (PDL).

Научете повече

Презентация

Tessent вградено сканиране на границите

Това видео показва потока на изпълнение на Tessent Boundary Scan (1149.1) на най-високо ниво и Tessent Embedded Boundary Scan на ниво физически блок в Tessent Shell.

Диаграма на платката с цветни блокове и свързващи линии, представляващи електронни компоненти и пътеки.

Описание на езика за преобразуване на гранични

За по-малко от пет минути видеоклипът показва как човек може да използва Tessent IJTAG за лесно конвертиране на файл BSDL (Boundary Scan Description Language) в неговия еквивалент на файла ICL (Instrument Connectivity Language).

Диаграма, показваща използването на гранично сканиране за автоматично генериране на тестови модели.

Преглед на технологиите

Използване на гранична верига за сканиране по време на ATPG

Това видео демонстрира използването на гранично сканиране като компресирана или некомпресирана верига по време на ATPG, така че всички щифтове на тестваното устройство (DUT) не е необходимо да се свързват.

Хората, които разглеждат машинно обучение или диаграма за дълбоко обучение

Пътят на обучение

Обучение за Tessent > Интегриран поток Tessent

Научете как да внедрите MBIST, BoundaryScan, IJTAG, Scan Insertion и TestKompress във вашия дизайн, за да получите високо качество на тестовете с помощта на множество инструменти на Tessent.