Жена в лабораторно покритие, изследваща епруветка в лабораторни условия

Tessent Embedded Analytics

Tessent Embedded Analytics е лидер в индустрията в проследяването и отстраняването на грешки в RISC-V, позволявайки отстраняване на грешки в реално време в цялата система и анализ след внедряване за сложни системни чипове (SoC).

Внедряване бързо, без грешки и оптимизирано

Борба с ескалиращите разходи за валидиране с помощта на Tessent Embedded Analytics. Производителите на RISC-V базирани дизайни и сложни SoC могат да използват мощна комбинация от инструментариум на чипа и софтуерни инструменти, които позволяват функционален мониторинг, анализ на производителността и софтуерна оптимизация. Решението е агностично от процесора и осигурява видимост и анализ в лабораторията и когато системите са внедрени в полето.

Отстраняване на грешки

Идентифицирайте и разрешете грешки и грешки значително по-бързо, отколкото при използване на традиционни софтуерни решения.

Оптимизиране

Идентифицирайте основната причина за недостатъчна производителност, свързана с CPU, паметта и други компоненти на SoC.

Разполагане

Наблюдаване и събиране на данни от системи за непрекъснат анализ и оптимизация.

Разгледайте областите на решенията

Тесент

Ултразвуково-V

Решение за отстраняване на грешки и проследяване от край до край RISC-V, състоящо се от вграден IP и софтуер, предназначен да осигури цялостни, ефективни възможности за отстраняване на грешки и проследяване.

Човек стои пред сграда с голям прозорец, държейки лист хартия с текст и цифри.

Отстраняване на грешки в системата

Ускоряване на отстраняването на грешки, валидирането и оптимизирането на сложни многоядрени SoC. Използвайте вградени, ненатрапчиви инструменти, за да позволите наблюдение на случващото се в дизайна, когато софтуерът работи в системата.

Човек стои пред монитор със сериозен израз.

Мониторинг по време на живота

Позволете на приложния софтуер, работещ на SoC, да следи ефективно операциите. Позволете на продуктите да бъдат последователно усъвършенствани и оптимизирани въз основа на данни, събрани при реална употреба - не само в лабораторията.

Открийте с кого си партнираме

Присъединете се към някои от най-големите имена в електронната индустрия и започнете да използвате технологията Tessent Embedded Analytics. Той се поддържа от ecosystem от партньори, включително доставчици на инструменти за разработка на SoC, други доставчици на силициеви IP и доставчици на процесори, експерти по сигурността и консултантски компании за силициев дизайн.

Ашлинг

От създаването и изграждането до тестването и валидирането, персонализираният RISCFree™ SDK на Ashling със сонди за отстраняване на грешки и проследяване позволява пред/след силициев, многоядрено отстраняване на грешки, проследяване и анализ в реално време за устройства, използващи Tessent EA IP и UltraSight-V.

Лого на Codasip SafeZone в черно и бяло със стилизирани „C“ и „S“ в центъра.

Кодасип

Codasip предоставя персонализирани изчислителни решения, базирани на отворения RISC-V ISA, автоматизация на дизайна на процесора Codasip Studio и висококачествен IP на процесора. Codasip предлага Tessent Enhanced Trace Encoder директно на клиентите.

Лого на Lauterback с името на Lauterbach, вградено в триъгълник

Лаутербах

Инструментите за отстраняване на грешки и проследяване на TRACE32® на Lauterbach осигуряват цялостна поддръжка за решенията за Tessent Embedded Analytics, включително отстраняване на грешки и проследяване чрез USB, RISC-V проследяване с помощта на Tessent Enhanced Trace Encoder и Bus Monitor.

Лого за Nucleus, инструмент за сигурност, включващ стилизирано „N“ в шестоъгълна форма с градиентен фон.

Системна технология на ядра

Nucles System Technology предоставя портфолио от високо конфигурируеми RISC-V CPU IP адреси, обхващащи приложения от ниска мощност до висока производителност и работи със Siemens, за да осигури поддръжка на решения Tessent Enhanced Trace Encoder.

Стилизирано лого на планинската верига на Андите с централен връх и смело име на марката отдолу в чиста типография

Технология на Андите

Търговските RISC-V IP адреси на Andes обхващат от ултраефективни 32-битови процесори до високопроизводителни 64-битови OOo мултипроцесори, които включват усъвършенствани векторни, DSP и възможности за персонализирано разширение. Следата на Андите поддържа разтвор за проследяване на Tessent.

Научете повече

Съобщение за пресата

Nucles си сътрудничи със Siemens по RISC-V решение

Nucleus обявява сътрудничество със Siemens, работейки върху пълно решение на Tessent за RISC-V процесорните ядра на Nucleus.

Близък план на процесорен чип на платка със син фон.

Уебинар

Управление на риска в RISC-V с вградена следа

Гледайте този преглед на уебинара при поискване за това как проследяването на процесора се използва за подобряване на вградения софтуер и приложения.

Въздушен изглед на път, извиващ се през зелен пейзаж.

Електронна книга

Софтуерно дефинирани превозни средства

Научете как използването на софтуера Tessent ви позволява да се съобразите с нововъзникващите стандарти и разпоредби, като същевременно предлага пълен набор от решения от край до край, за да отговори на изискванията на съвременните разработки на автомобилни IC.

RISC-V чип се показва на черен фон с бяла рамка.

Презентация

RISC-V стандарт за ефективно проследяване (E-Trace)

Проследяването на процесора дава на разработчиците достъп до критични прозрения и съдебни способности за управление на риска от изграждане на вградени системи. Тази презентация обхваща преглед на спецификацията на проследяването.

Абстрактно изобразяване на купчина чипове на черен фон

Бяла книга

SoC отстраняване на грешки: необходимостта от видимост

Софтуерът осигурява голяма част от функционалността на широк спектър от устройства и системи. Следователно качеството на софтуера - и начините, по които софтуерът взаимодейства с хардуера, на който работи - е от първостепенно значение.

Човек стои пред екран, показващ презентация за RISC-V архитектурата.

Бяла книга

Използвайте данни на системно ниво, за да оптимизирате многоядрени AI чипове

Очаква се новите многоядрени архитектури на SoC за машинно обучение (ML) и приложения за изкуствен интелект (AI) да доведат до огромни подобрения в енергийната ефективност.

Бяла книга

Дълга латентност на опашката и отстраняване на грешки в сървъра

Прочетете повече за въздействието на дългата латентност и отстраняването на грешки в сървъра и подробно описват софтуерните стратегии за избягване на латентността и отстраняване на грешки в производителността в тази бяла книга.

Демо

Лаутербах TRACE32 RISC-V проследяване

Научете как да извършвате проследяване на RISC-V с помощта на решението TRACE32 на Lauterbach и Tessent Enhanced Trace Encoder в това демо видео.

Често задавани въпроси

Отстраняването на грешки и оптимизирането на кода, работещ на съвременните SoC, изисква много функционален анализ поради зависимостите, създадени при комбинирането на много процесори, хардуерни блокове, памет, периферни устройства и софтуер в система. Веригите с инструменти трябва да бъдат оптимизирани, така че вграденият код на приложението да може да се възползва максимално от целевата архитектура. Постигането на обещаната изчислителна производителност изисква цикъл от хардуерна, софтуерна оптимизация и тестване, който започва с емулация и продължава през тестовия чип и в полето. Системните архитекти трябва да могат да извършват функционален анализ на чипа, за да отговорят на въпроси, като например: колко ефективно се споделят данните между шините, балансиран ли е NoC, колко ефективен е предикторът на клона, оптимално ли е разделянето на кода, има ли потенциални пречки в SRAM? Освен отстраняването на грешки в кода си, софтуерните инженери трябва да разберат функционалното поведение, включително как събитията във всички компоненти на SoC корелират, ако дадено приложение се срива или нулира, дали някакви нишки превишават прозорец за синхронизация и кой блок памет да се използва за данни.

Използвайте IP модулите Tessent Embedded Analytics за улавяне на данните, необходими за анализ на многоядрени системи. В комбинация с интелигентен софтуер, платформата Embedded Analytics на хардуерния IP предоставя уникално решение за функционален анализ, което далеч надхвърля мониторинга на параметрите на процеса в чипа, за да осигури пълна видимост на системно ниво. Това дава възможност за оптимизация през жизнения цикъл на устройството.

Системите Tessent Embedded Analytic използват силно оптимизиран формат на съобщенията за транспортиране на различни видове данни между аналитичните модули и софтуерните приложения на чипа или хост. Блокове от инструкции/проследяване на процесора на данни могат да бъдат капсулирани в съобщение за вградено аналитично с времева марка и извеждане през бързи PCIe или Serdes портове за анализ в хост приложения. Като алтернатива, конфигурационните данни могат да бъдат изпращани от вградено или хост приложение, за да се конфигурират функции на IP модулите като филтри или компаратори. Вградените аналитични съобщения се компресират, за да се гарантира, че само оптималното количество данни се прехвърля между хардуера и софтуера.

Основната структура на съобщенията позволява комуникация в реално време между всички вградени аналитични модули в системата. Например, когато магистралният монитор идентифицира транзакция, която представлява интерес, той може да изпрати събитие до аналитичен модул на процесора (JPAM/BPAM), за да спре процесора, да инструктира подобрен енкодер за проследяване на процесора да улавя проследяването на инструкциите на процесора непосредствено преди събитието и да задейства DMA да изхвърли стойността в блок памет на определен адрес. Събитието за глобално нулиране често се използва за улавяне на достатъчно данни за възстановяване на общото състояние на системата преди повикването за нулиране.

Tessent Embedded Analytics

Внедряване бързо, без грешки и оптимизирано

Отстраняване на грешки

Оптимизиране

Разполагане

Разгледайте областите на решенията

Ултразвуково-V

Отстраняване на грешки в системата

Мониторинг по време на живота

Meta изгражда решение за отстраняване на грешки за RISCV AI ускорители

Как Picocom оптимизира 5G SoC и мрежи с Tessent

Kalray оптимизира сложен софтуер с Trace Encoder

Как Seagate подобрява отстраняването на грешки и оптимизацията с Tessent

Намалете времето за валидиране на SoC с Tessent

Открийте с кого си партнираме

Ашлинг

Кодасип

Лаутербах

Системна технология на ядра

Технология на Андите

Научете повече

Nucles си сътрудничи със Siemens по RISC-V решение

Управление на риска в RISC-V с вградена следа

Софтуерно дефинирани превозни средства

RISC-V стандарт за ефективно проследяване (E-Trace)

SoC отстраняване на грешки: необходимостта от видимост

Използвайте данни на системно ниво, за да оптимизирате многоядрени AI чипове

Дълга латентност на опашката и отстраняване на грешки в сървъра

Лаутербах TRACE32 RISC-V проследяване

Често задавани въпроси

Как мога да използвам Tessent Embedded Analytics, за да подобря производителността на моя SoC?

Как Tessent Embedded Analytics използва съобщенията като транспортен слой?

Как Tessent Embedded Analytics помага да се идентифицира причината за задънена улица в хардуера и софтуера?

Какви характеристики на спецификацията E-Trace поддържа Siemens E-Trace IP?