Работете по-ефективно, разработвайте по-сложни тестове и работете върху по-сложни топологии, като многопътни, многовръзкови решения. Получете максимална производителност и гъвкавост за проверка на конструкциите на ниво блок, подсистема и система на чип (SoC).

Нашето цялостно решение за проверка разполага с усъвършенствана среда за универсална методология за проверка (UVM), която включва ограничено генериране на произволен трафик, стабилен контрол на пакети, връзки и физически слой и инжектиране на грешки, проверки и покритие на протоколи, функционално покритие, подобни на анализатор на протоколи функции за отстраняване на грешки и показатели за анализ на производителността.

Тестовите пакети за съответствие на Avery (CTS) предлагат ефективно ядро чрез тестове на ниво чип, включително тези, използвани в работилниците за съответствие, както и разширени тестове, разработени от Avery, за да покрият характеристиките на спецификацията.

Гледайте уебинар