В този уебинар ще научите защо официалната проверка е ключовият компонент за успех в ерата на Next Normal, където успехът на силициевия първи премин е от решаващо значение и осигуряването на качество през целия ви цикъл на проверка е от съществено значение.

В този уебинар ще обсъдим следните техники: Основна абстракция, настройка и оптимизиране на ограничения, независимост на данните и недетерминизъм. Тези методи са лесни за прилагане, увеличавайки ефективността на формалния анализ.

В този уебинар ще покажем как с малко познания за дизайна и преднамереност от ваша страна можете да използвате тези два принципа (DI и ND), за да намалите официалния си анализ до няколко минути спрямо часове.

В този уебинар ще ви покажем как да използвате стандартен код за проверка на свойствата на IEEE (SVA) и официални инструменти за бързо и изчерпателно проверяване на транспорта на данни през DUT съответства на спецификацията.

В този уебинар ще научите видовете конструкции на DUT, които обикновено причиняват проблеми с формалния анализ, и как да приложите изпитани във времето техники, за да ги абстрахирате безопасно, така че официалната проверка да може бързо да достигне до приключване.

В този уебинар ще ви покажем как да напишете оптимални ограничения за официален анализ; и как умишлено да намалите и прекалявате анализа, за да научите повече за ефективността на ограниченията.

В този уебинар ще научите как проверката на внедряването на FPGA може да ускори потока на дизайна, да намали тестването в лабораторията, да даде възможност за агресивно използване на оптимизация и драстично да намали рисковете след производството.

Защитата на вашия хардуер е също толкова важна, колкото и защитата на вашия софтуер от кибератаки. Тази сесия ще демонстрира ранна проверка на сигурността на малък модул от интелектуална собственост (IP), предназначен за интеграция на IC.

В този уебинар ще придобиете разбиране за автоматичните официални приложения, които могат да се използват за решаване на текущи предизвикателства при проектиране и проверка, които обикновено се наблюдават при разработването на ASIC и FPGA дизайни.

В този уебинар ще покажем как да използваме автоматизиран, формално базиран поток, осигуряващ пълно покритие на държавното пространство на вашите регистри, изчерпателно да проверите поведението и всяко незаконно поведение, без изобщо да се налага да учите официално.

В този уебинар ще разгледаме подробно официалната методология, фокусирайки се върху ABC на формалните: (А) абстракция, (Б) лов на грешки и доказателства за изграждане и (В) отразяване в контекста на проверката на имуществото.

В този уебинар ще видите как удобните за потребителя формални приложения прогресират до първите стъпки от официална проверка на собствеността; практическата идея за изчерпателна формална проверка на ниво модул до обещанието за развитие, управлявано от собствеността.

В този уебинар ще споделим изчерпателна статична и формално базирана методология, използваща автоматизирано приложение Questa X-Check, което позволява на дизайнерските екипи да причинят проблеми с „X“ в началото на процеса на проектиране на RTL.

В този уебинар ще научите как да използвате официалния анализ, за да намерите и коригирате възможно най-много функционални грешки, като в крайна сметка подобрите качеството на крайния си продукт и намалите риска от повторни завъртания.

В този уебинар ще научите защо прилагането на официално в началото на разработката съкращава цялостния цикъл на проверка, като открива и коригира повечето грешки по време на разработката, вместо да закъснява в играта за проверка.