Skip to main content
Тази страница се показва с помощта на автоматизиран превод. Вместо това вижте на английски?
Плътен тъмносин цвят на фона на Siemens.
Генцеликон

Конструктор на ограничения

Генерирайте ограничения във времето от RTL или Netlist. Извличайте, визуализирайте и анализирайте структурата на часовника на дизайна и разпространението за различни режими за всеки слой йерархия. Конструкторът на ограничения генерира всякакъв тип ограничения за всеки режим за различни процеси на проектиране на SOC надолу по веригата.

Разширени възможности за ограничаване на времето с Excellicon

Придобиването позволява на дизайнерите на SoC да ускорят затварянето на дизайна и да подобрят коректността на ограниченията с управлението.

Защо строител на ограничения?

Конструкторът на ограничения е формалният инструмент за компилатор на ограничения, който автоматично генерира SDC за всеки режим и ниво на йерархия, съкращавайки цикъла на затваряне на времето. Конструкторът на ограничения автоматично компилира, разпространява йерархично и управлява качеството на подписване коректно по конструкция ограничения за времето за различни приложения.

Често задавани въпроси

Процесът на генериране на ограничения започва с откриване, където инструментът започва от крайните точки, идентифицира часовници и режими чрез разпространение назад на дизайнерските слоеве, което позволява на дизайнерите да визуализират тактовата структура и да определят режимите в дизайна.