Clock Analyzer е инструмент за визуализация, анализ и проверка на тактовата логика. Използва се при предварителния CTS анализ на часовника и проверката на часовниковата дърва след CTS, той помага на дизайнерите да разберат разпространението и топологията на часовника и да обединяват точки, за да отстранят грешки с проблеми с часовниковата дървесина, изкривени групи и всякакви конфликти в режима.
Clock Analyzer генерира подробна визуална диаграма на часовниковата архитектура, логиката на часовника, топологията на часовника и формите на вълните, помагайки за разбирането на разпространението на часовника през SOC и възможността за опростяване на тактовата диаграма за лесна четливост. Дизайнерите могат да изследват тактовата логика при определяне на взаимодействията на часовника, изключенията от часовниковата дървесина, групите на изкривяване, конфликтите в режима или друга подобна информация.
Clock Analyzer помага на RTL и инженерите за внедряване с дизайн на часовника, за да сведат до минимум времето за отстраняване на грешки при разбирането на топологията на часовниковата мрежа. Инженерите за внедряване могат да дефинират ограничения за времето на CTS, за да елиминират CTS итерациите.
Предоставя възможности за проверка на имплементацията на CTS в енергийните домейни, проблеми с балансирането, ДРК, изключения от часовниковата дърва, конфликти в режими и валидиране на всеки SDC, свързан с CTS.
Анализирайки клоновете на часовниковата мрежа, Clock Analyzer е в състояние да определи и оптимизира изкривено групиране на независими клонове на часовниковата мрежа, за да намали площта, мощността, както и задръстванията на часовниковата мрежа.