Независимо дали става въпрос за дълбоко обучение, компютърно зрение, комуникации, видео или безброй други пространства, Catapult е нещо повече от „C до RTL“. ASIC, FPGA или eFPGA, с нов код/функционално покритие, водещ в клас избор на мощност и официална проверка, научете как ви позволява да правите повече и да го правите по-добре.
Тази основна бележка разглежда как дизайнът на полупроводниците се променя, за да даде възможност за бързо развитие и внедряване на персонализирани, оптимизирани за приложения, SoC дизайни - от концепция до експлоатация в живота, докато пътуваме към устойчиво изчислително бъдеще.
Ефективното предоставяне на AI в днешните IoT системи надхвърля простото пренасяне на невронни мрежи в Python към крайно устройство. Персонализираният хардуер, изграден с високо ниво на синтез, ще отличи вашата система от конкуренцията.
Приемането на HLS за проектиране на чипове се дължи на нарастващата сложност на проектирането и проверката и времето за пазарен натиск. HLS позволява на дизайнерите да пуснат чиповете си на пазара по-бързо, като съкращават цялостния поток за проектиране и проверка.
Пълен запис на семинар на живо, слайдове,
Resources и още!
Приемането на HLS за проектиране на чипове се дължи на нарастващата сложност на проектирането и проверката и времето за пазарен натиск. HLS позволява на дизайнерите да пуснат чиповете си на пазара по-бързо, като съкращават цялостния поток за проектиране и проверка.
Пълен запис на семинар на живо, слайдове,
Resources и още!
Този семинар използва базиран на Axi-базиран AI/ML ускорител, за да демонстрира как HLS може бързо да премине от алгоритъм, чрез C-базиран дизайн, анализ на производителността на системно ниво и цялостна проверка с затваряне на покритието на RTL.
Пълен запис на семинар на живо, слайдове,
Примери за дизайн, Resources и др!
