Catapult прави качествен RTL за ASIC/FPGA от C++/SystemC за половината от времето на ръчно кодиране. Проектиране на космическо изследване, интеграция на RTL синтез надолу по веригата, плюс оценка/оптимизация на мощността позволяват по-добър дизайн. Проверката на дизайна, покритието на кода и официалното намаляват разходите за проверка на RTL с до 80%.
C++ или SystemC е избор, който дава на екипите гъвкавост да решат коя е най-ефективната методология за проектантската им задача. Независимо дали става въпрос за превъзходната скорост на симулация и проверка на последователния C ++ с AC типовете данни (hlslibs.org), или изрично моделиране на едновременност с SystemC и MatchLib (използвайки типовете AC), Catapult ви покрива.
С Catapult Flow, RTL отстраняването на грешки буквално изчезва. Моделът C е валидиран в неговата среда и оттам се създава правилен по конструкция RTL. Това намалява драстично усилията за проверка.
Библиотеката за training по заявка Catapult High-Level Synthesis (HLS) съдържа набор от учебни пътища с модули за запознаване на инженерите с HLS и проверката на високо ниво.
Група за обсъждане на по-фините точки на проектиране и проверка с помощта на инструментите на Siemens EDA HLS и HLV. Присъединете се към дискусията по нови теми, функции, съдържание и технически експерти.
Безплатен и отворен набор от библиотеки, внедрени в стандартен C ++ за битово точен хардуерен и софтуерен дизайн. Това е отворена общност за обмен на знания и IP за HLS, която може да се използва за ускоряване както на изследванията, така и за проектиране.
Блог, обхващащ методологии и техники за проектиране и проверка на синтез на високо ниво (HLS) от следващо поколение.
Достъп до подробна документация, издания, ресурси и др.
Помага ви да постигнете максимално въздействие върху бизнеса чрез справяне със сложни технологични и корпоративни предизвикателства с уникална комбинация от опит в развитието и дизайна и експертиза по методологията.
