Синтез и проверка на високо ниво на катапулт

Catapult разполага с най-широкото портфолио от решения за хардуерен дизайн за C++ и системно-базиран синтез на високо ниво (HLS). Физически осъзнаващият мулти-VT режим на Catapult с оценка и оптимизация с ниска мощност, плюс редица водещи решения за проверка правят Catapult HLS нещо повече от „C до RTL“.

HLS & HLV предстоящи събития Библиотека с ресурси на HLS и HLV

Катапулт High-Level Synthesis Solutions

Реш@@

енията за синтез на високо ниво на Catapult осигуряват поддръжка на езици C ++ и SystemC, независимост на FPGA и ASIC, оценка и оптимизация на мощността на ASIC плюс най-новото във физически осведомената мулти-VT област и оптимизация на производителността за повишаване на вашия дизайн.

C++/SystemC Synthesis

Изчерп@@

ателен HLS поток, който приема C ++ или SystemC като вход за проектиране и оптимално насочва ASIC, eFPGA или FPGA реализациите, настроени за честотна и целева технология.

Решения с ниска мощност

Когато става въпрос за ранно проектиране на космоса, оценка на мощността и оптимизиране за ASIC RTL с ниска мощност, Catapult генерира високоефективен RTL, който е оптимизиран с нашия PowerPro технология под капака.

Векторна графика на катапулт с маркирани части като „ръка“, „противотежест“ и „тригер“.

AI решения

Catapult AI подобрява HLS за ускорено проучване на дизайна, анализ на квантизация и прогнозиране на производителността, мощността и площта.

Катапулт High-Level Verification Solutions

Ускорете потока си за проверка на високо ниво (HLV) с известни и надеждни методи, като използвате платформата Catapult HLV. Намалете общото време и разходи за проверка на SoC с до 80%, като използвате проверка на дизайна на високо ниво, кодове/функционално покритие и статични плюс официални методи.

Catapult Coverage

По@@

критие на кодове, осведомени с HLS, включително поддръжка за изявление, клон, условие, изразяване (FEC) и покритие за достъп до масив плюс функционално покритие, вдъхновено от SystemVerilog, с поддръжка за покривни групи, покривни точки, кошчета и кръстове.

Catapult Formal Verification Tools

Официално откривайте грешки, неясноти и проблеми с проектирането на проблеми или грешки в ограниченията на потребителите в началото на процеса на HLS. Дори при разлики във времето и интерфейсите, Catapult Formal позволява проверка и поток за затваряне на покритие.

SLEC System

Проверете правилността на RTL спрямо вашите модели на високо ниво, като използвате SLEC. Позволява доказателство, че спецификацията и изпълнението са идентични въпреки различията в езика, времето или абстракцията.

Проверка на високо ниво

Questa HL-SystemC

Пр@@

оверката на дизайна на високо ниво с разширяването на Questa HL-SYC помага за премахване на проблеми преди синтеза чрез започване на проверката по-рано в потока.