Проектирането на усъвършенствани процесни възли изисква управление на нарастващата сложност на чипа, по-кратки графици и по-високи разходи за разработка. Архитектурата на Aprisa, ориентирана към детайлите, отговаря на тези предизвикателства с по-бързо затваряне на дизайна и по-предсказуемо PPA за потоци от RTL-към GDS.
Дигиталната имплементация на Aprisa е решение RTL-to-GDS, което предлага пълен синтез и функционалност за място и маршрут за йерархични дизайни от най-високо ниво и внедряване на ниво блок. Корелацията на качеството на изображението с инструментите за сигнализиране, както за STA синхронизиране, така и за ДРК, намалява затварянето на дизайна и осигурява оптимална производителност, мощност и площ (PPA).
Aprisa предлага пълна поддръжка на RTL-to-GDS, включително физически осведомен RTL синтез. Неговата архитектура, ориентирана към детайлите, с унифициран йерархичен модел на данни и споделени фундаментални двигатели, плюс вградени технологии за изкуствен интелект, осигуряват по-бързо и по-предсказуемо затваряне на PPA и бързо увеличаване на производителността.
Aprisa предлага пълна функционалност за йерархичен дизайн от най-високо ниво и внедряване на блоково ниво за сложни цифрови дизайни. Неговата архитектура, ориентирана към детайла, унифициран йерархичен модел на данни и споделени фондационни двигатели позволяват бързо затваряне на дизайна и оптимално качество на резултатите (QoR).
Подробната архитектура, ориентирана към маршрута, и унифицираният йерархичен модел на данни на Aprisa позволяват ефективна и честа комуникация между физически осъзнаван RTL синтез, оптимизация на разположението, CTS оптимизация и подробно маршрутизиране за подобрено качество на резултатите, намалени итерации и по-бърза конвергенция на дизайна.
Оптимизацията в йерархия (iHO) извършва едновременно затваряне на времето на най-високо ниво и ниво блок, елиминирайки необходимостта от пребюджетиране на времето или изравняване на дизайна. Това дава възможност да се сведе до минимум броят на ECO итерациите, което води до намаляване на усилията за затваряне на времето, от седмици на дни.
Aprisa AI увеличава с 10 пъти производителността на дизайнерите, с ML/RL технологии за проучване на дизайна, генеративен AI за ноу-хау на инструментите и помощ при изпълнение на команди и AI Agents за интензивни усилия задачи по проектиране. Интелигентните алгоритми за настройка се сближават с най-добрата стратегия за изпълнение, като същевременно използват изчислителните ресурси 3 пъти по-ефективно, постигайки 10% по-добър PPA за проектиране и намалявайки времето за изпълнение на проекта.
Aprisa предоставя оптимален PPA извън кутията. Това помага на физическите дизайнери да намалят усилията на всяка стъпка от потока RTL-GDS и да постигнат по-бързо време за пускане на пазара.
Aprisa поддържа подробна информация за маршрутизиране на критичните мрежи през целия поток RTL-GDS, намалявайки броя на проектните итерации и постигайки по-бързо затваряне на дизайна.
Aprisa AI предефинира цифровата реализация RTL-to-GDS чрез безпроблемно интегриране на AI в основата на потока. Автоматично проучване на дизайна, вграден интерфейс за естествен език и възможности за AI Agent за повишаване на производителността.
Корелацията на Aprisa със стандартните инструменти за сигнализация в индустрията постига по-бързо проектиране на PPA, като елиминира необходимостта от допълнителни предпазни ленти и намалява броя на ECO итерациите, което води до по-кратко време за затваряне на сигнала.
Режимът PowerFirst в Aprisa позволява на дизайнерите първо да внедрят за най-добра мощност и след това да се сближат с най-добра производителност. Тази техника постига по-добра мощност за дизайни, ориентирани към мощността, без да жертва производителността.
Независимо дали физическите дизайнери искат да внедрят изключително сложни дизайни или да излязат в най-кратък период от време, Aprisa работи предимно извън кутията, за да предостави най-важните показатели за PPA и дизайна за всеки даден проект за дизайн на цифров IC.
Свържете се с въпроси или коментари. Тук сме, за да помогнем!
