Тайванската компания за производство на полупроводници (TSMC) е пионер в бизнес модела на леярната с чиста игра. Избирайки да не проектира, произвежда или продава полупроводникови продукти под собственото си име, ключът към успеха на TSMC винаги е бил да се съсредоточи върху успеха на своите клиенти. Полупроводниците, произведени от TSMC, обслужват глобална клиентска база, която е голяма и разнообразна, с широк спектър от приложения, използвани на различни крайни пазари, включително смартфони, високопроизводителни изчисления, Интернет на нещата (IoT), автомобилна и цифрова потребителска електроника.
ТСМК
Алиансът TSMC EDA намалява дизайнерските бариери за приемане на технологични технологии от TSMC от клиенти. Като партньор на EDA Alliance, Siemens EDA работи в тясно сътрудничество с екипите за дизайнерски технологии на TSMC, за да отговори на взаимните нужди от дизайн на клиентите чрез активиране на нови функции на инструмента EDA, които са в съответствие с пътната карта за разработване на усъвършенствани процеси на TSMC, както и прилагането на методологията за проектиране на TSMC в референтните потоци. Чрез това сътрудничество TSMC и Siemens EDA позволяват на взаимните клиенти да постигнат по-добре целта си за PPA за по-кратък период от време.
Alliance TSMC EDA
Таблица за покритие на TSMC
Портфолио на Сименс EDA IC | Физическа проверка | Двойно/многообразен модел | Съответствие на модела | ЛВС | Паразитна екстракция | ПЕРЦ | Цялостност на мощността и EM | Попълня¹ | Custom Design | Място и маршрут | Симулация на верига |
14 Ангстром клас (A14) | ✔ | ✔ | ✔ | ✔ | ИЗБЪРШЕТЕ | ✔ | | ✔ | | | ✔ |
16 Ангстром клас (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ИЗБЪРШЕТЕ | ✔ | | ИЗБЪРШЕТЕ | ✔ |
3нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 нм/6 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ИЗБЪРШЕТЕ | ✔ | ✔ |
16 нм/12 нм | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 нм/22 нм | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 нм/40 нм | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 нм/55 нм | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90нм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0.13ум/0.11ум | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0.18ум | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: сертифициран; WIP: работа в ход (към януари 2026 г.)
[1]: Calibre SmartFill е POR (план за запис) под 20 nm и Dummy Fill над 20 nm.
●: Техническите файлове ще бъдат предоставени от Siemens за тези процесни възли, които все още не са сертифицирани. Моля, свържете се с продуктовия екип на Aprisa за вашите заявки.
Сертифициране на работния поток на IC
Нашето непрекъснато сътрудничество с TSMC успешно доведе до автоматизирано сертифициране на работния поток за тяхната технология за интеграция InFO, която е част от 3D тъкан платформа. За взаимни клиенти това сертифициране позволява разработването на иновативни и силно диференцирани крайни продукти, използвайки най-добрия в класа си софтуер EDA и водещи в индустрията усъвършенствани технологии за интегриране на опаковки.
Нашите автоматизирани работни процеси за проектиране на Info_OS и Info_pop са вече сертифициран от TSMC. Тези работни потоци включват Innovator3D IC, HyperLynx DRC, и Calibre nmDRC технологии.
Интегриран вентилатор (InFO)
Както е дефинирано от TSMC, InFO е иновативна технологична платформа за интегриране на системи на ниво вафли, включваща RDL с висока плътност (Re-Distribution Layer) и TIV (Through InFO Via) за взаимосвързване с висока плътност и производителност за различни приложения, като мобилни, високопроизводителни изчисления и др. Платформата InFO предлага различни пакетни схеми в 2D и 3D, които са оптимизирани за конкретни приложения.
Info_OS използва технологията InFO и разполага с по-голяма плътност 2/2µm RDL линия/ширина на пространството, за да интегрира множество усъвършенствани логически чипети за 5G мрежово приложение. Той позволява хибридни подложки на SoC с минимална 40µm I/O стъпка, минимална стъпка на изпъкване C4 Cu 130 µm и > 2X размер на ретикулата InFO на > 65 x 65 мм субстрати.
Info_pop, първият в индустрията пакет за вентилатори на ниво 3D вафли, разполага с RDL и TIV с висока плътност за интегриране на мобилен AP с подреждане на пакети DRAM за мобилно приложение. В сравнение с FC_pop, Info_pop има по-тънък профил и по-добри електрически и термични характеристики поради липса на органичен субстрат и C4 подутини.
Чип върху вафла върху субстрат (CoWoS)
Интегрира логика и памет в 3D насочване, AI и HPC. Innovator3D IC създава, оптимизира и управлява 3D модел на целия комплект устройства на CowOS.
Вафла върху вафла (WoW)
Innovator3D IC създава, оптимизира и управлява 3D цифров двоен модел, който води до подробен дизайн и проверка.
Система на интегрирани чипове (SoiC)
Innovator3D IC оптимизира и управлява 3D цифров двоен модел, който задвижва дизайна и след това проверката с технологиите Calibre.