3D IC решения за дизайн и опаковане

3D IC е нова парадигма на дизайна, водена от намаляващата възвръщаемост на мащабирането на IC технологията, известен още като Законът на Мур. 3D IC използва нови усъвършенствани технологии за опаковане, които позволяват интегрирането на един или повече чиплети в един пакет. Чиплетите са интегрални схеми (IC), оптимизирани за интегриране в един пакет.

3D IC дизайните изискват безпроблемната интеграция на мултидомейни ECAD/MCAD инструменти в рамките на силно интегрирана платформа за проектиране, наричана 3D IC работни потоци. Използвайки широкото портфолио на Siemens от водещи инструменти на EDA и MCAD, се предлага изчерпателен набор от работни процеси, обхващащи спектъра от разлагане на системно ниво до предаване на производството, за да даде възможност на клиентите си да проектират тези сложни, базирани на чипове дизайни.

Работните потоци на 3D IC също изискват тясна интеграция с изчерпателен набор от дизайнерски комплекти, за да се даде възможност за проектиране, интегриране и сглобяване на 3D IC дизайни, базирани на чипове. За да позволи чипетна екосистема, Siemens пое лидерството в управлението на новите инициативи CDX/OCP 3D IC Design Kits (3DK) в сътрудничество с други доставчици на EDA. Siemens спонсорира и активно стимулира приемането на тези нови индустриални стандарти от органа за индустриални стандарти на JEDEC и се ангажира официално да приеме тези нови стандарти в своите инструменти и работни процеси.

3D IC технологията позволява системен подход за разлагане на електронна система или подсистема в дизайн, базиран на чиплет система в пакет (SiP), който предлага повишена производителност, по-ниска цена, намален форм-фактор и по-гъвкави, рентабилни варианти на продукта.

Работните потоци на Siemens 3D IC поддържат архитектурно планиране/анализ, планиране/проверка на физическия дизайн, анализ на електрически и надеждност и поддръжка за тестове/диагностика чрез предаване на производството.

Работните потоци интегрират и анотират обратно резултатите от анализа на електрически/надеждността в инструментите за планиране/внедряване на дизайна, позволяващи на дизайнерите да извършват ранен прогнозен анализ, анализ в проектирането и подписване. Тази нова възможност за прогнозиращ анализ предоставя на дизайнерите ранен поглед върху производителността и надеждността, за да улесни архитектурното изследване, преди да изпълнят обширни ресурси за физическо проектиране. Вътрешните анализи позволяват на проектантските екипи интерактивно да провеждат проверки по време на процеса на проектиране и да правят промени в дизайна според нуждите, вместо да чакат проверките за подписване на завършени проекти. Проверките за подписване се извършват на окончателния дизайн, за да се гарантира функционалност, производителност и надеждност/производителност на дизайнерските образци преди пускането им в производство.

Решенията на Siemens 3D IC включват пет работни потока, които поддържат архитектурно планиране и анализ, физическо проектиране и проверка, електрически анализ, анализ на надеждност и поддръжка на планиране и анализ на 3D IC тестове. Освен това е наличен интегриран работен процес на механично проектиране и анализ, който поддържа дизайна на механичните пакети и нивото на системата, анализ на нивото на термично/механичен сигнал. Въпреки че Siemens включва всички необходими инструменти за съответните работни процеси, модулната архитектура поддържа интегрирането на допълнителни инструменти и работни потоци от най-добрия клас и/или съществуващи клиентски инструменти и работни потоци.

Siemens предлага най-добрите в класа инструменти за планиране на пакети и валидиране на 3D стека в работните потоци за проектиране на 3D IC. Интегрираният работен процес на електричество и надеждност поддържа ранен прогнозиращ, вграден в проектирането и анализ на сигноф на многослойни 2.5/3D дизайни. Тестовите работни потоци улесняват сътрудничеството между екипите за проектиране на пакети/чипети с екипите за DFT/тест, използващи най-добрия в класа си пакет от инструменти DFT с много матрици на Siemens.

3D IC технологията предлага на системния дизайнер почти неограничена гъвкавост за разделяне на дизайна си на чиплети, всеки оптимизиран в IC технологичен възел, най-подходящ за всяка функция. Работните потоци по архитектурно планиране и проектиране улесняват сътрудничеството между проектантските екипи на системата/RTL с екипите за проектиране на пакети/чипети, използващи прогнозен анализ, за да постигнат ефективно оптимална архитектура преди внедряване на скъпа и отнемаща време имплантация на дизайна върху потенциално неоптимален или патологичен дизайн.

трешният анализ дава възможност на екипите за физическо проектиране и анализ на електрически/надеждност да потвърдят проекта по време на фазите на изпълнение, като улавят грешки преди проверките на подписването, извършвани при завършване на физическия проект, като по този начин се избягват преработката и свързаните с тях забавяния на графика.

Внимателният, предварително и валидиран работен процес на DFT/тест позволяват своевременно провеждане на тестове по време на въвеждането на новия продукт (NPI) фаза на програмата, позволяваща по-ранно навлизане на пазара на полупроводникови продукти.