Pictures of the Future    Frühjahr 2006

Tüfteln, Testen, Installieren

Ob bei komplexen Anlagen zur Energieübertragung oder bei der Mikrochip-Entwicklung: Simulationen und ausgiebige vorherige Tests verkürzen die Zeit für die Inbetriebnahme und merzen rechtzeitig Fehler aus.

Long Island passt locker in eine Halle in Erlangen. Zumindest für die Tests der Fachleute von Siemens Power Transmission and Distribution (PTD), die hier die Stromversorgung für die auf der Atlantikinsel liegenden New Yorker Stadtteile Brooklyn und Queens vorbereiten. Mit Hilfe der Technik der Hochspannungs-Gleichstrom-Übertragung (HGÜ) (siehe Stromübertragung via Seekabel) sollen die etwa 4,7 Millionen Bewohner mit zusätzlicher Energie versorgt werden, da die Produktion der lokalen Kraftwerke nicht mehr ausreicht. In etwa zwei Jahren wird über die 500-kV-Seekabelverbindung eine elektrische Leistung von 750 MW nach Long Island fließen. Produziert wird sie von einem Kraftwerksverbund nahe Sayreville, New Jersey.

Zuvor jedoch wird die komplette Leittechnik in Erlangen aufgebaut, getestet und die 105 km lange Übertragungsstrecke simuliert. "Damit können wir die Inbetriebsetzungszeit vor Ort so kurz wie möglich halten. Schließlich möchten die Betreiber möglichst schnell Geld verdienen. Außerdem lassen sich so Mängel und Projektierungsfehler rechtzeitig beseitigen, was auch Zeit und Kosten spart", erklärt Peter Bermel, der Direktor des Test- und Simulationszentrums.

In 25 Elektronikschränken ist die Leittechnik untergebracht: vor allem redundant ausgelegte Regelungs- und Schutz- sowie Alarm-, Diagnose- und Kommunikationssysteme. "Zunächst überprüfen wir die Funktionsfähigkeit aller Komponenten. Danach integrieren wir sie in die Leitstände", erklärt Inbetriebsetzungsleiter Paul-Heinz Esters von Industrial Solutions and Services (I&S) und zeigt auf die Leitstände: rechts auf einer Länge von 15 m die Schaltschränke für Long Island, links die von Sayreville – dort wird der Strom eingespeist. Und in der Mitte die Bedienerschnittstelle mit etwa 20 Workstations.

Im vergangenen Winter hat Esters sechsköpfiges Team das System vorläufig in Betrieb genommen. Dabei simulieren schnelle Parallelrechner die Stromübertragung in Echtzeit – inklusive der Elektronik für die Umrichtung, Schaltanlagen, Transformatoren, Filter, Leitungen und Netze. Derzeit wird das Verhalten der Anlage getestet – und die beteiligten Elektrotechniker und Ingenieure können am Gesamtsystem trainieren. Mit 300 Tests haben sie reichlich Gelegenheit, Betriebszustände zu simulieren und etwa Kurzschlüsse, Netzfehler oder einen Generatorausfall zu untersuchen. Letztlich soll die Simulation zeigen, dass die Anlage stabil, zuverlässig und ohne Unterbrechungen Strom überträgt – auch bei kurzzeitigen Störungen der Netze oder beim Ausfall eines der redundanten Leittechniksysteme.

Im Juli 2006 werden die Schaltschränke und Workstations in Erlangen abgebaut, verpackt, auf die andere Seite des Atlantiks verschifft und dort wieder aufgebaut. Dann nehmen dieselben Ingenieure, die in Erlangen das Software-Design entwickelt und die Leittechnik überprüft haben, einige letzte Härtetests beim Kunden vor, in denen sie beispielsweise Kurzschlüsse oder Lastabschaltungen provozieren. Noch Mitte des 80er Jahre dauerte die Inbetriebsetzung der Leittechnik vor Ort bis zu eineinhalb Jahre. Integrationstests im Werk brachten eine Reduktion auf ein Jahr. Heute ist es dank der Simulationen in sechs Monaten zu schaffen – was natürlich auch auf die Digitalisierung der Leittechnik und die damit verbundene Reproduzierbarkeit von Betriebs- und Fehlerzuständen zurückzuführen ist.

Chips von heute und morgen. Um anwendungsspezifische Schaltungen geht es im ASIC-Design-Center der Programm- und Systementwicklung von Siemens in Wien. Die Entwickler simulieren hier das elektrische und physikalische Verhalten spezieller Chips: ASIC (Application Specific Integrated Circuit) sind Mikrochips, die etwa in der Elektronik von Flugzeugen, medizinischen Geräten oder in Motorsteuerungen stecken und hohe Sicherheitsanforderungen erfüllen müssen. Die Entwicklung eines solchen Hochleistungschips kostet meist 1 bis 3 Mio. € und dauert bis zu einem Jahr. Daher möchten die Auftraggeber sichergehen, dass die Bauelemente die erwünschten Funktionen erfüllen – und zwar bevor die Massenproduktion anläuft. Das lässt sich nur mittels Simulation lösen. Zu den Kunden des ASIC-Design-Center mit seinen 40 Mitarbeitern gehören sowohl Siemens-Bereiche wie Medical Solutions, Automation and Drives oder Communications als auch kleine oder mittelständische Firmen.

Die gesamte Designphase erfolgt am Computer. Hier wird das virtuelle Produkt mit den gewünschten Fähigkeiten ausgestattet. Dazu liefern die Halbleiterhersteller dem ASIC-Design-Center Modelle von Schaltungselementen, die die Entwickler per Software zusammenfügen. Dabei werden schrittweise Kundenvorgaben festgelegt, wie Gehäusetyp, Spannungsversorgung, zugelassener Temperaturbereich oder maximaler Stromverbrauch. Außerdem werden die Funktionen definiert sowie die Schaltungen virtuell erstellt und simuliert.

"Die Simulationsschritte wiederholen wir unter Umständen so lange, bis der Chip die korrekten Eigenschaften aufweist und optimiert ist. Würde in der Designphase ein Fehler passieren, müsste später ein neuer Chip erstellt werden, was einige 100 000 bis 1 Mio. € kosten und die Massenproduktion um bis zu einem halben Jahr verzögern kann", erläutert Chip-Designer Helmut Wirth.

"Vor 20 Jahren mussten wir die Simulationen, deren Ergebnisse in gedruckten Listen vorlagen, noch per Hand auswerten", berichtet Wirth. Heute sei die Ausgabe grafisch und der Vergleich mit den Sollwerten automatisiert. "Das ist auch notwendig, da wir sonst die Datenmengen nicht bewältigen könnten." Der Designer macht das an der Zahl der Logikelemente deutlich: In den 1980er Jahren gab es 3 000 bis 4 000 Logikelemente pro Chip. Ende der 1980er waren es etwa 50 000, kurz vor der Jahrtausendwende eine Million. Derzeit liegt diese Zahl bei einigen zehn Millionen.

"Die Herausforderung ist die stetige Verkleinerung der Strukturen. In ihnen treten nun quantenphysikalische Effekte auf, die wir bislang vernachlässigen konnten”, sagt Wirth. Allerdings müssen die Effekte, die von Details wie Material, Legierung oder Transistorstrukturen abhängig sind, von den Halbleiter-Herstellern noch exakt beschrieben werden. Diese Erkenntnisse fließen dann wieder in künftige Simulationsprogramme ein, damit die Fachleute vom ASIC-Design-Zentrum auch für die Chips von morgen optimale Testverfahren entwickeln können.
                                                                                                          Evdoxia Tsakiridou